【技术实现步骤摘要】
本专利技术涉及半导体制造领域，尤其涉及一种半导体结构及半导体结构的形成方法。
技术介绍
1、横向双扩散金属氧化物半导体(lateral double-diffused metal-oxidesemiconductor，简称ldmos)作为一种功率开关器件广泛应用于高压集成电路中，如交直流led驱动器、开关电源、电机驱动器等。对于大功率横向双扩散金属氧化物半导体来说，同时实现高击穿电压(bv)和低导通电阻(ron,sp)是理想的目标。而导通电阻随高击穿电压的增加而迅速增加，称为ron,sp∝bv2.5的“硅极限”关系，从而导致高功耗。
2、人们专利技术了几种技术来优化这两个重要参数之间的权衡，如减少表面电场(resurf)、超结和横向掺杂变化(vld)。对于中低压横向双扩散金属氧化物半导体，沟槽插塞(trench ct)是目前业界的主流技术。由于沟槽插塞技术不破坏晶圆表面的载流子路径，因此可以获得更低的导通电阻。而沟槽插塞技术形成的表面电场仅在栅极和沟槽插塞边缘有两个峰值，这意味着高压无法在漂移区域有效下降。
3、因此，基于沟槽插塞技术的横向双扩散金属氧化物半导体的击穿电压和导通电阻之间的关系难以进一步优化。
技术实现思路
1、本专利技术解决的技术问题是提供一种半导体结构及半导体结构的形成方法，以提升横向双扩散金属氧化物半导体的性能。
2、为解决上述技术问题，本专利技术技术方案提供一种半导体结构，包括：衬底，衬底内具有相邻的体区和漂移区，体区和漂移
3、可选的，在远离栅极结构的方向上，在第一插塞结构和若干第二插塞结构上加载的电压逐渐增大。
4、可选的，隔离层还位于漂移区上栅极结构部分顶部表面；第一插塞结构位于漂移区上栅极结构的侧壁上和部分顶部上，隔离层位于栅极结构和第一插塞结构之间。
5、可选的，隔离层的材料包括介电材料，介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。
6、可选的，体区的导电类型为p型，漂移区的导电类型为n型。
7、可选的，还包括：位于漂移区内的漏区，漏区与隔离层相邻，漏区的导电类型与漂移区的导电类型相同。
8、可选的，在沿从漏区到栅极结构的方向上，对每个第二插塞结构施加的电压为：vri＝(n+1-i)*(s1+l)*vdrop；
9、其中，vri为对第i个第二插塞结构施加的电压，n为第二插塞结构的数量，i的取值范围为1～n，n为自然数，vdrop为器件在沿漂移区远离栅极结构的方向上每微米的电压压降，s1为第一插塞结构和第二插塞结构之间的间距，l为第二插塞结构的长度。
10、可选的，器件在沿漂移区远离栅极结构的方向上每微米的电压压降vdrop的范围为10伏每微米～40伏每微米。
11、可选的，还包括：位于体区内的源区，源区与栅极结构相邻，源区的导电类型与漂移区的导电类型相同。
12、可选的，还包括：位于体区内的掺杂区，掺杂区的导电类型与源区的导电类型相反，掺杂区与源区相邻。
13、可选的，第一插塞结构的材料包括金属或金属氮化物；第二插塞结构的材料包括金属或金属氮化物；金属包括：铜、铝、钨、钴、镍和钽中的一种或多种的组合；金属氮化物包括氮化钽和氮化钛中的一种或多种的组合。
14、可选的，还包括：位于栅极结构侧壁的侧墙结构。
15、相应地，本专利技术技术方案还提供一种半导体结构的形成方法，包括：提供衬底，衬底内具有相邻的体区和漂移区，体区和漂移区的导电类型相反，衬底表面暴露出体区和漂移区表面；在衬底上形成栅极结构，栅极结构位于部分体区和部分漂移区上；在漂移区表面和漂移区上栅极结构侧壁表面形成隔离层；在隔离层上形成第一插塞结构和若干第二插塞结构，第一插塞结构位于栅极结构的侧壁上，第二插塞结构沿远离栅极结构的方向分布，第一插塞结构和第二插塞结构用于加载不同梯度的电压。
16、可选的，在远离栅极结构的方向上，在第一插塞结构和若干第二插塞结构上加载的电压逐渐增大。
17、可选的，隔离层还位于漂移区上栅极结构部分顶部表面；第一插塞结构位于漂移区上栅极结构的侧壁上和部分顶部上，隔离层位于栅极结构和第一插塞结构之间。
18、可选的，体区的导电类型为p型，漂移区的导电类型为n型。
19、可选的，在形成栅极结构之前，还包括：形成位于漂移区内的漏区，漏区与隔离层相邻，漏区的导电类型与漂移区的导电类型相同。
20、可选的，在沿从漏区到栅极结构的方向上，对每个第二插塞结构施加的电压为：vri＝(n+1-i)*(s1+l)*vdrop；
21、其中，vri为对第i个第二插塞结构施加的电压，n为第二插塞结构的数量，i的取值范围为1～n，n为自然数，vdrop为器件在沿漂移区远离栅极结构的方向上每微米的电压压降，s1为第一插塞结构和第二插塞结构之间的间距，l为第二插塞结构的长度。
22、可选的，器件在沿漂移区远离栅极结构的方向上每微米的电压压降vdrop的范围为10伏每微米～40伏每微米。
23、可选的，还包括：形成位于体区内的源区，源区与栅极结构相邻，源区的导电类型与漂移区的导电类型相同；形成位于体区内的掺杂区，掺杂区的导电类型与源区的导电类型相反，掺杂区与源区相邻。
24、与现有技术相比，本专利技术的技术方案具有以下有益效果：
25、本专利技术的技术方案，通过在隔离层上形成第一插塞结构和若干第二插塞结构，第一插塞结构位于栅极结构的侧壁上，第二插塞结构沿远离栅极结构的方向分布，第一插塞结构和第二插塞结构用于加载不同梯度的电压。通过合理调整各插塞结构上施加的电压，可以极大地优化表面电场分布。每个插塞结构可与衬底形成单独的电容，因此在漂移区上能够形成新的电场峰，通过调节加载在各插塞结构上的电压，使得半导体结构能承受更高的电压，热载流子衰减更弱。
本文档来自技高网...【技术保护点】
1.一种半导体结构，其特征在于，包括：
2.如权利要求1所述的半导体结构，其特征在于，在远离所述栅极结构的方向上，在所述第一插塞结构和若干第二插塞结构上加载的电压逐渐增大。
3.如权利要求1所述的半导体结构，其特征在于，所述隔离层还位于漂移区上栅极结构的部分顶部表面；所述第一插塞结构位于漂移区上栅极结构的侧壁上和部分顶部上，所述隔离层位于栅极结构和第一插塞结构之间。
4.如权利要求1所述的半导体结构，其特征在于，所述隔离层的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。
5.如权利要求1所述的半导体结构，其特征在于，所述体区的导电类型为P型，所述漂移区的导电类型为N型。
6.如权利要求5所述的半导体结构，其特征在于，还包括：位于漂移区内的漏区，所述漏区与隔离层相邻，所述漏区的导电类型与漂移区的导电类型相同。
7.如权利要求6所述的半导体结构，其特征在于，在沿从漏区到栅极结构的方向上，对每个第二插塞结构施加的电压为：VRi
8.如权利要求7所述的半导体结构，其特征在于，器件在沿漂移区远离栅极结构的方向上每微米的电压压降Vdrop的范围为10伏每微米～40伏每微米。
9.如权利要求5所述的半导体结构，其特征在于，还包括：位于体区内的源区，所述源区与栅极结构相邻，所述源区的导电类型与漂移区的导电类型相同。
10.如权利要求9所述的半导体结构，其特征在于，还包括：位于体区内的掺杂区，所述掺杂区的导电类型与源区的导电类型相反，所述掺杂区与源区相邻。
11.如权利要求1所述的半导体结构，其特征在于，所述第一插塞结构的材料包括金属或金属氮化物；所述第二插塞结构的材料包括金属或金属氮化物；所述金属包括：铜、铝、钨、钴、镍和钽中的一种或多种的组合；所述金属氮化物包括氮化钽和氮化钛中的一种或多种的组合。
12.如权利要求1所述的半导体结构，其特征在于，还包括：位于栅极结构侧壁的侧墙结构。
13.一种半导体结构的形成方法，其特征在于，包括：
14.如权利要求13所述的半导体结构的形成方法，其特征在于，在远离所述栅极结构的方向上，在所述第一插塞结构和若干第二插塞结构上加载的电压逐渐增大。
15.如权利要求13所述的半导体结构的形成方法，其特征在于，所述隔离层还位于漂移区上栅极结构部分顶部表面；所述第一插塞结构位于漂移区上栅极结构的侧壁上和部分顶部上，所述隔离层位于栅极结构和第一插塞结构之间。
16.如权利要求13所述的半导体结构的形成方法，其特征在于，所述体区的导电类型为P型，所述漂移区的导电类型为N型。
17.如权利要求16所述的半导体结构的形成方法，其特征在于，在形成栅极结构之前，还包括：形成位于漂移区内的漏区，所述漏区与隔离层相邻，所述漏区的导电类型与漂移区的导电类型相同。
18.如权利要求17所述的半导体结构的形成方法，其特征在于，在沿从漏区到栅极结构的方向上，对每个第二插塞结构施加的电压关系为：VRi＝(n+1-i)*(S1+L)*Vdrop；
19.如权利要求18所述的半导体结构的形成方法，其特征在于，器件在沿漂移区远离栅极结构的方向上每微米的电压压降Vdrop的范围为10伏每微米～40伏每微米。
20.如权利要求16所述的半导体结构的形成方法，其特征在于，还包括：形成位于体区内的源区，所述源区与栅极结构相邻，所述源区的导电类型与漂移区的导电类型相同；形成位于体区内的掺杂区，所述掺杂区的导电类型与源区的导电类型相反，所述掺杂区与源区相邻。
...【技术特征摘要】
1.一种半导体结构，其特征在于，包括：
2.如权利要求1所述的半导体结构，其特征在于，在远离所述栅极结构的方向上，在所述第一插塞结构和若干第二插塞结构上加载的电压逐渐增大。
3.如权利要求1所述的半导体结构，其特征在于，所述隔离层还位于漂移区上栅极结构的部分顶部表面；所述第一插塞结构位于漂移区上栅极结构的侧壁上和部分顶部上，所述隔离层位于栅极结构和第一插塞结构之间。
4.如权利要求1所述的半导体结构，其特征在于，所述隔离层的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。
5.如权利要求1所述的半导体结构，其特征在于，所述体区的导电类型为p型，所述漂移区的导电类型为n型。
6.如权利要求5所述的半导体结构，其特征在于，还包括：位于漂移区内的漏区，所述漏区与隔离层相邻，所述漏区的导电类型与漂移区的导电类型相同。
7.如权利要求6所述的半导体结构，其特征在于，在沿从漏区到栅极结构的方向上，对每个第二插塞结构施加的电压为：vri＝(n+1-i)*(s1+l)*vdrop；
8.如权利要求7所述的半导体结构，其特征在于，器件在沿漂移区远离栅极结构的方向上每微米的电压压降vdrop的范围为10伏每微米～40伏每微米。
9.如权利要求5所述的半导体结构，其特征在于，还包括：位于体区内的源区，所述源区与栅极结构相邻，所述源区的导电类型与漂移区的导电类型相同。
10.如权利要求9所述的半导体结构，其特征在于，还包括：位于体区内的掺杂区，所述掺杂区的导电类型与源区的导电类型相反，所述掺杂区与源区相邻。
11.如权利要求1所述的半导体结构，其特征在于，所述第一插塞结构的材料包括金属或金属氮化物；所述第二插塞结...
【专利技术属性】
技术研发人员：李智，张小燕，陈亮，杨林宏，
申请(专利权)人：中芯国际集成电路制造天津有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。