数据传输控制装置和数据传输控制方法制造方法及图纸

本发明专利技术公开了一种数据传输控制装置和数据传输控制方法。在具有相互以固定速率同时输出预定量的数据的多个模块的系统结构中，通过避免产生由相同存储体存取引起的惩罚，可合适发挥存储体交错存取功能，提高数据传输效率。在相互以固定速率同时输出预定量的数据的模块（１、２）中，以模块（１）的传输地址作为基准错开设定模块（２）的传输地址，使得由另一个模块（２）请求数据传输的存储体相对于由一个模块（１）请求数据传输的存储体处于分开的位置。

【技术实现步骤摘要】

本专利技术涉及能应用于具有作为存储器的SDRAM(同步动态RAM)的数字相机等电子 设备上的。
技术介绍
近年，SDRAM不限于利用于个人计算机上，还利用于数字相机等各种电子设备上。 由于SDRAM的存取以被称为脉冲串长度(例如，8Word和4Word的数据长度)的数据传输单 位进行，因而传输效率提高。并且，SDRAM由具有多个存储体的地址空间构成，利用切换该 多个存储体(bank)来依次存取的被称为存储体交错存取(Bank Interleave)的功能，传输 效率进一步提高。这是因为，在向先存取的存储体进行数据传输的期间，可并行进行下一存 储体的地址读入。然而，关于存储体交错存取功能，在对相同存储体连续地进行存取的情况下，不能 在跟随前一存取的数据传输中并行进行跟随下一存取的地址读入。因此，产生必须进行再 处理受理的惩罚处理时间，具有数据存取效率劣化的缺点。在作为对SDRAM进行存取的数 据存取请求部(以下称为模块)，例如用于存取用于进行不同处理的数据的DMA(直接存储 器存取)请求信号生成部至少存在2个的情况下，容易产生针对SDRAM的相同存储体的连 续存取，存在难以进行有效传输的问题。针对这样的问题，有这样的提案例将多个块的存储器存取的优先顺序变更成，对 与调停电路之前刚许可了存储器存取的存储体不同的存储体进行存取(例如参照专利文 献1) O专利文献1日本特开2004-252960号公报另一方面，例如在数字相机等摄像系统中，有这样的情况利用同时进行2行针对 SDRAM的存取的双通道化，实现了传输效率的提高。在该情况下，各通道的存取以相同的固 定间隔在相同定时产生，容易产生对相同存储体的同时存取。因此，存储体交错存取功能反 而碍事，使传输效率下降。因此，不能进行基于固定速率的合适的图像数据传输，存在系统 失效的可能性。在该情况下，各通道的优先顺序是平等的，不能利用专利文献1所示的优先顺序 的变更来进行有效传输。
技术实现思路
本专利技术是鉴于上述情况而作成的，本专利技术的目的是提供这样的数据传输控制装置 和数据传输控制方法在具有相互以固定速率同时输出预定量的数据的多个模块的系统结 构中，通过避免由于相同存储体存取而使优先级高的存取处理拖延、以及伴随再处理受理 的惩罚处理时间的产生，可适当发挥存储体交错存取功能，可提高数据传输效率。为了解决上述问题并达到目的，本专利技术涉及的数据传输控制装置，其特征在于，该 数据传输控制装置具有存储器，其由具有多个存储体的地址空间构成；多个模块，其向所述存储器请求数据传输，在被许可传输之后输出数据；以及存储器控制部，其从该多个模块 受理对所述存储器进行数据传输的请求，将许可该请求的信号发送到对应的所述模块，并 根据在请求所述数据传输时从所述模块输出的地址来控制针对所述存储器的所述各存储 体的存取，在相互以固定速率同时输出预定量的数据的所述多个模块中，以一个模块的传 输地址作为基准错开设定另一个模块的传输地址，从而使得由另一个模块请求数据传输的 存储体相对于由一个模块请求数据传输的存储体处于分开的位置。并且，本专利技术涉及的数据传输控制装置，其特征在于，在上述专利技术中，所述存储器 控制部在针对许可对所述存储器进行存取的所述模块依次切换所述存储体的同时，进行与 该模块之间的数据传输。并且，本专利技术涉及的数据传输控制装置，其特征在于，在上述专利技术中，从各所述模 块传输的数据是将从摄像部输出的图像数据从多个通道同时输出的数据。并且，本专利技术涉及的数据传输控制方法使用数据传输控制装置，该数据传输控制 装置具有存储器，其由具有多个存储体的地址空间构成；多个模块，其向所述存储器请求 数据传输，在被许可传输之后输出数据；以及存储器控制部，其从该多个模块受理对所述存 储器进行的数据传输的请求，将许可该请求的信号发送到对应的所述模块，并根据在请求 所述数据传输时从所述模块输出的地址控制针对所述存储器的所述各存储体的存取，所述 数据传输控制方法的特征在于，在相互以固定速率同时输出预定量的数据的所述多个模块 中，以一个模块的传输地址作为基准错开设定另一个模块的传输地址，从而使得由另一个 模块请求数据传输的存储体相对于由一个模块请求数据传输的存储体处于分开的位置。根据本专利技术，可提供这样的在具有相互 以固定速率同时输出预定量的数据的多个模块的系统结构中，通过模块中的传输地址的错 开设定，避免由相同存储体存取引起的惩罚的产生，从而可合适发挥存储体交错存取功能， 可提高数据传输效率。附图说明图1是示出数字相机的数据传输控制装置周围的结构例的概略框图。图2是示出从摄像部同时输出2行的方式的示意图。图3-1是示出在不采取本实施方式的对策的情况下的存取方式的时序图。图3-2是示出在采取本实施方式的对策的情况下的存取方式的时序图。标号说明1 数据传输控制装置；10 :SDRAM;11 存储器控制部；13、14 :DMA请求信号生成 部；20 摄像部；A D:存储体。具体实施例方式以下，参照附图说明用于实施本专利技术的方式。本实施方式使用搭载在作为电子设 备的摄像系统，例如数字相机上的数据传输控制装置的例子进行说明。图1是示出数字相机的数据传输控制装置周围的结构例的概略框图。本实施方式 的数据传输控制装置1具有SDRAM 10，存储器控制部11以及2个DMA请求信号生成部13、 14。4SDRAM 10由具有多个例如4个存储体A D的地址空间构成。并且，DMA请求信号生成部13、14(模块1、2)在向存储器控制部11请求数据传输 (Req 1、2)的同时输出存取地址(Adr 1、2)，存储器控制部11在能进行数据传输的情况下 许可传输(Ack 1、2)，之后输出表示数据有效的信号(Valid 1、2)。DMA请求信号生成部13、 14(模块1、2)与信号Valid 1、2对应地在写入时发送传输数据(Data 1、2)，在读出时接收 传输数据(Data 1、2)。这里，从各DMA请求信号生成部13、14传输的数据是将从使用(XD 等固体摄像元件的摄像部20输出的图像数据从2个通道并行输出的数据。S卩，DMA请求信 号生成部13、14相互以固定速率同时输出预定量的数据。此时，在对SDRAM 10进行存取的 方面，处于没有优先顺序而都是高优先级的对等关系。并且，存储器控制部11实质上表示连接有SDRAM 10和DMA请求信号生成部13、14 的总线。存储器控制部11将从DMA请求信号生成部13、14到SDRAM 10的数据传输的请求 信号(Req 1、2)作为请求信号Req来受理。然后，针对该请求信号Req，根据请求的数据存 取优先级，将许可了数据传输请求的信号Ack作为许可信号Ack 1或Ack 2发送到对应的 DMA请求信号生成部13、14 (模块1、2)。并且，根据在请求数据传输时从DMA请求信号生成 部13、14(模块1、2)输出的传输地址，以交错方式控制针对SDRAM 10的各存储体A D的 存取。存储器控制部11独立于负责数字相机整体控制的CPU 21来执行上述控制。并且， 存储器控制部11在多个DMA请求信号生成部13、14(模块1、2)之间进行总线调停。图2是示出从摄像部20同时输出2行的方式的示意图。在由摄像部20本文档来自技高网...

【技术保护点】
一种数据传输控制装置，其特征在于，该数据传输控制装置具有：存储器，其由具有多个存储体的地址空间构成；多个模块，其对所述存储器请求数据传输，在被许可传输之后输出数据；以及存储器控制部，其从该多个模块受理对所述存储器进行数据传输的请求，将许可该请求的信号发送到对应的所述模块，并根据在请求所述数据传输时从所述模块输出的地址来控制对所述存储器的各所述存储体的存取，在相互以固定的速率同时输出预定量的数据的所述多个模块中，以一个模块的传输地址作为基准错开设定另一个模块的传输地址，使得由另一个模块请求数据传输的存储体相对于由一个模块请求数据传输的存储体处于分开的位置。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：上野晃，小林成康，
申请(专利权)人：奥林巴斯映像株式会社，
类型：发明
国别省市：JP[日本]