【技术实现步骤摘要】
本申请涉及显示，具体涉及一种半导体器件。
技术介绍
1、为了使半导体器件具备高性能、低功耗、高刷新率、高分辨率等优势，半导体器件的薄膜晶体管阵列基板的微小化是目前的显示技术的主要研究方向。
2、然而，传统的半导体器件的薄膜晶体管阵列基板一般采用平面的结构设计，半导体器件的薄膜晶体管阵列基板的平面宽度受到沟道部长度的限制，导致薄膜晶体管阵列基板的微小化变得困难。
3、故，有必要提出一种新的技术方案，以解决上述技术问题。
技术实现思路
1、本申请的目的在于提供一种半导体器件，以解决现有的半导体器件的薄膜晶体管阵列基板的平面宽度受沟道部长度的限制，难以实现薄膜晶体管阵列基板进一步微小化的问题。
2、为解决上述问题，本申请的技术方案如下：
3、第一方面，本申请提出了一种半导体器件，所述半导体器件的薄膜晶体管阵列基板包括：
4、衬底；
5、缓冲层，设置在所述衬底上；
6、阻挡层，设置在所述缓冲层上，所述阻挡层设有凹槽，所述凹槽贯穿所述阻挡层；
7、有源层，包括第一掺杂部、第二掺杂部和沟道部，所述沟道部设置在所述凹槽的侧壁上，所述第一掺杂部和所述第二掺杂部均与所述沟道部连接，所述第一掺杂部的至少一部分位于所述凹槽的底面上，所述第二掺杂部位于所述阻挡层上；
8、栅极绝缘层，设置在所述有源层的表面，所述栅极绝缘层的一部分位于所述凹槽中；
9、栅极，设置在所述栅极绝缘层远离所述有源
10、电连接层，设置在所述栅极上，所述电连接层与所述有源层的第一掺杂部和第二掺杂部均电连接。
11、进一步的，所述电连接层包括：
12、层间介电层，覆盖在所述栅极的表面，所述层间介电层设有第一开槽和第二开槽，所述第一开槽至少贯穿所述层间介电层和所述栅极绝缘层，所述第二开槽至少贯穿所述层间介电层和所述栅极绝缘层；
13、第一电极，设置在所述层间介电层上，所述第一电极的一部分位于所述第一开槽内，并与所述第一掺杂部接触，所述第一电极为源极和漏极中的一者；以及
14、第二电极，设置在所述层间介电层上，所述第二电极的一部分位于所述第二开槽内，并与所述第二掺杂部接触，所述第二电极为源极和漏极中的另一者。
15、进一步的，所述第一掺杂部包括：
16、第一掺杂层，设置在所述缓冲层和所述阻挡层之间；
17、第二掺杂层，设置在所述凹槽的底面上，所述第二掺杂层与所述沟道部连接；
18、所述第二掺杂层与所述第一掺杂层接触；
19、所述第一开槽设置在所述凹槽的一侧，所述第一开槽贯穿于所述层间介电层、所述栅极绝缘层和所述阻挡层，所述第一电极位于所述第一开槽内的部分与所述第一掺杂层连接。
20、进一步的，所述第二掺杂层叠设在所述第一掺杂层上，所述第一掺杂层的至少一侧向远离所述凹槽的方向延伸，所述第一电极在所述衬底上的正投影位于所述第一掺杂层的边缘与所述凹槽的边缘之间。
21、进一步的，所述第一掺杂层和所述第二掺杂层位于相同层，所述第一掺杂层位于所述凹槽的外侧，所述第一掺杂层的侧面与所述第二掺杂层的侧面接触。
22、进一步的，所述栅极设置在所述凹槽的侧壁以及底面上，所述栅极位于所述凹槽的侧壁的部分位于所述沟道部远离所述阻挡层的一侧，所述栅极位于所述凹槽的底面的部分覆盖于所述第一掺杂层上。
23、进一步的，所述第一开槽在所述衬底上的正投影位于所述凹槽在所述衬底上的正投影内，所述第一电极位于所述第一开槽中的部分与所述栅极之间由所述层间介电层隔开。
24、进一步的，所述栅极设置在所述凹槽的侧壁和底面上，所述栅极位于所述凹槽的底面的部分设有第三开槽，所述第三开槽贯穿所述栅极，所述层间介电层填充在所述第三开槽和所述凹槽中，所述第一开槽贯穿所述层间介电层、第三开槽和所述栅极绝缘层。
25、进一步的，所述第二掺杂部设置于所述阻挡层远离所述缓冲层的表面上，所述第二掺杂部的底面与所述沟道部的顶面接触。
26、进一步的，所述凹槽在所述衬底上的正投影呈环状，所述栅极的至少一部分环绕在所述凹槽的侧壁上。
27、在本申请中，通过在缓冲层上设置阻挡层，在阻挡层上设置凹槽，沟道部设置在凹槽的侧壁上，使沟道部与衬底不平行，从而摆脱了沟道部长度对半导体器件的长度的限制，有利于半导体器件的微小化发展。电连接层设置在栅极上，避免在电连接层上沉积有源层，提高了半导体器件的加工良率。
本文档来自技高网...【技术保护点】
1.一种半导体器件，其特征在于，所述半导体器件的薄膜晶体管阵列基板包括：
2.如权利要求1所述的半导体器件，其特征在于，所述电连接层包括：
3.如权利要求2所述的半导体器件，其特征在于，所述第一掺杂部包括：
4.如权利要求3所述的半导体器件，其特征在于，所述第二掺杂层叠设在所述第一掺杂层上，所述第一掺杂层的至少一侧向远离所述凹槽的方向延伸，所述第一电极在所述衬底上的正投影位于所述第一掺杂层的边缘与所述凹槽的边缘之间。
5.如权利要求3所述的半导体器件，其特征在于，所述第一掺杂层和所述第二掺杂层位于相同层，所述第一掺杂层位于所述凹槽的外侧，所述第一掺杂层的侧面与所述第二掺杂层的侧面接触。
6.如权利要求3所述的半导体器件，其特征在于，所述栅极设置在所述凹槽的侧壁以及底面上，所述栅极位于所述凹槽的侧壁的部分位于所述沟道部远离所述阻挡层的一侧，所述栅极位于所述凹槽的底面的部分覆盖于所述第一掺杂层上。
7.如权利要求2所述的半导体器件，其特征在于，所述第一开槽在所述衬底上的正投影位于所述凹槽在所述衬底上的正投影内，所
8.如权利要求6所述的半导体器件，其特征在于，所述栅极设置在所述凹槽的侧壁和底面上，所述栅极位于所述凹槽的底面的部分设有第三开槽，所述第三开槽贯穿所述栅极，所述层间介电层填充在所述第三开槽和所述凹槽中，所述第一开槽贯穿所述层间介电层、第三开槽和所述栅极绝缘层。
9.如权利要求1至8任意一项所述的半导体器件，其特征在于，所述第二掺杂部设置于所述阻挡层远离所述缓冲层的表面上，所述第二掺杂部的底面与所述沟道部的顶面接触。
10.如权利要求1至8任意一项所述的半导体器件，其特征在于，所述凹槽在所述衬底上的正投影呈环状，所述栅极的至少一部分环绕在所述凹槽的侧壁上。
...【技术特征摘要】
1.一种半导体器件，其特征在于，所述半导体器件的薄膜晶体管阵列基板包括：
2.如权利要求1所述的半导体器件，其特征在于，所述电连接层包括：
3.如权利要求2所述的半导体器件，其特征在于，所述第一掺杂部包括：
4.如权利要求3所述的半导体器件，其特征在于，所述第二掺杂层叠设在所述第一掺杂层上，所述第一掺杂层的至少一侧向远离所述凹槽的方向延伸，所述第一电极在所述衬底上的正投影位于所述第一掺杂层的边缘与所述凹槽的边缘之间。
5.如权利要求3所述的半导体器件，其特征在于，所述第一掺杂层和所述第二掺杂层位于相同层，所述第一掺杂层位于所述凹槽的外侧，所述第一掺杂层的侧面与所述第二掺杂层的侧面接触。
6.如权利要求3所述的半导体器件，其特征在于，所述栅极设置在所述凹槽的侧壁以及底面上，所述栅极位于所述凹槽的侧壁的部分位于所述沟道部远离所述阻挡层的一侧，所述栅极位于所述凹槽的底...
【专利技术属性】
技术研发人员：赵慧慧，张春鹏，艾飞，袁剑峰，李治福，
申请(专利权)人：武汉华星光电技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。