System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 一种改善屏蔽栅功率半导体器件HDP填充的工艺方法技术_技高网

一种改善屏蔽栅功率半导体器件HDP填充的工艺方法技术

技术编号:40273693 阅读:7 留言:0更新日期:2024-02-02 23:00
本发明专利技术公开了一种改善屏蔽栅功率半导体器件HDP填充的工艺方法,包括如下步骤:准备一衬底,在所述衬底上形成外延层和ONO硬掩膜层,然后蚀刻形成深沟槽;生成场氧化层;填充第一多晶硅,并回刻去除多余的第一多晶硅;蚀刻场氧化层,形成侧壁保护层;回刻所述第一多晶硅;形成HDP氧化层并蚀刻形成隔离氧化层;去除ONO硬掩膜层;形成栅极氧化层和栅极多晶硅。本发明专利技术通过对屏蔽栅多晶硅进行额外一次的回刻,从而在相同的成品的设计参数的情况下,可以减小HDP填充的深度,改善HDP填充形貌,尤其是在填充深宽比接近填充设备极限的情况下,能够避免由于隔离氧化层形貌不佳引起的栅极和源极之间的耐压降低的问题。

【技术实现步骤摘要】

本专利技术属于半导体,尤其涉及一种改善屏蔽栅功率半导体器件hdp填充的工艺方法。


技术介绍

1、目前,在半导体器件技术中,屏蔽栅沟槽型场效应管(shielded-gate trenchmosfet,sgt-mosfet)与传统沟槽型mosfet相比,在pn结垂直耗尽的基础上引入了水平耗尽,将器件电场由三角形分布改变为近似矩形分布,在采用同样掺杂浓度的外延材料规格情况下,器件可以获得更高的击穿电压。同时屏蔽栅结构的引入,可以极大降低mosfet的米勒电容,有助于降低器件的开关损耗。

2、sgt-mosfet的一种常规的制造工艺是采用高密度等离子体(hdp)填充然后再进行回刻的方法形成栅极和源极多晶硅之间的隔离氧化层(ipo)。但是随着元胞尺寸的不断缩小,hdp填充的深宽比不断变大,越来越接近当下hdp填充机台的性能极限,导致经常发生因hdp填充形貌异常引起的栅极和源极之间的耐压降低。


技术实现思路

1、有鉴于此,本专利技术的目的在于提供一种改善屏蔽栅功率半导体器件hdp填充的工艺方法,通过对屏蔽栅多晶硅进行额外一次的回刻,从而在相同的成品的设计参数(栅极多晶硅深度和隔离氧化层厚度)的情况下,可以减小hdp填充的深度,改善hdp填充形貌,尤其是在填充深宽比接近填充设备极限的情况下,能够避免由于隔离氧化层形貌不佳引起的栅极和源极之间的耐压降低的问题。

2、为实现上述目的,本专利技术提供了一种改善屏蔽栅功率半导体器件hdp填充的工艺方法,包括如下步骤:

3、准备一衬底,在所述衬底上形成外延层,在外延层上形成ono硬掩膜层,然后蚀刻形成深沟槽;

4、在所述深沟槽的底部及侧壁生成场氧化层;

5、在所述深沟槽填充第一多晶硅,并回刻去除多余的第一多晶硅,使剩余的第一多晶硅的上端距离外延层上表面的深度为f,f满足f<a+b,其中a为屏蔽栅功率半导体器件成品中的栅极多晶硅深度,b为屏蔽栅功率半导体器件成品中的隔离氧化层厚度;

6、通过蚀刻减薄外露的场氧化层,使所述第一多晶硅上方的沟槽侧壁上保留一侧壁保护层,并且未被减薄的场氧化层的上端距离外延层上表面的深度为g,g满足f<g<a+b;

7、进一步回刻所述第一多晶硅,使剩余的第一多晶硅的上端距离外延层上表面的深度为a+b;

8、通过hdp填充在所述深沟槽和外延层上形成hdp氧化层,然后通过蚀刻所述hdp氧化层形成隔离氧化层;

9、去除ono硬掩膜层;

10、在所述隔离氧化层上方的深沟槽中形成栅极氧化层和栅极多晶硅。

11、优选地,在所述隔离氧化层上方的深沟槽中形成栅极氧化层和栅极多晶硅,具体包括如下步骤:

12、通过热氧化在所述隔离氧化层上方的深沟槽侧壁形成栅极氧化层;

13、在所述隔离氧化层上方的深沟槽内填充第二多晶硅并回刻形成栅极多晶硅。

14、优选地,所述回刻去除多余的第一多晶硅,具体为:先回刻去除ono硬掩膜层上表面的第一多晶硅,再回刻去除深沟槽中多余的第一多晶硅。

15、优选地,所述侧壁保护层的厚度为20~25nm。

16、优选地,所述ono硬掩膜层包括依次堆叠的第一氧化物层、氮化物层和第二氧化物层。

17、优选地,所述侧壁保护层在hdp填充前去除。

18、优选地,所述未被减薄的场氧化层的上端距离外延层上表面的深度g与所述hdp填充的工艺允许的最大深度相差不超过200nm。

19、本专利技术的有益效果是:

20、(1)本专利技术通过对屏蔽栅多晶硅进行额外一次的回刻,从而在相同的成品的设计参数(栅极多晶硅深度和隔离氧化层厚度)的情况下,可以减小hdp填充的深度,改善hdp填充形貌,尤其是在填充深宽比接近填充设备极限的情况下,能够避免由于隔离氧化层形貌不佳引起的栅极和源极之间的耐压降低的问题。

本文档来自技高网...

【技术保护点】

1.一种改善屏蔽栅功率半导体器件HDP填充的工艺方法,其特征在于,包括如下步骤:

2.根据权利要求1所述的工艺方法,其特征在于,在所述隔离氧化层上方的深沟槽中形成栅极氧化层和栅极多晶硅,具体包括如下步骤:

3.根据权利要求1所述的工艺方法,其特征在于,所述回刻去除多余的第一多晶硅,具体为:先回刻去除ONO硬掩膜层上表面的第一多晶硅,再回刻去除深沟槽中多余的第一多晶硅。

4.根据权利要求1所述的工艺方法,其特征在于,所述侧壁保护层的厚度为20~25nm。

5.根据权利要求1所述的工艺方法,其特征在于,所述ONO硬掩膜层包括依次堆叠的第一氧化物层、氮化物层和第二氧化物层。

6.根据权利要求1所述的工艺方法,其特征在于,所述侧壁保护层在HDP填充前去除。

7.根据权利要求1所述的工艺方法,其特征在于,所述未被减薄的场氧化层的上端距离外延层上表面的深度g与所述HDP填充的工艺允许的最大深度相差不超过200nm。

【技术特征摘要】

1.一种改善屏蔽栅功率半导体器件hdp填充的工艺方法,其特征在于,包括如下步骤:

2.根据权利要求1所述的工艺方法,其特征在于,在所述隔离氧化层上方的深沟槽中形成栅极氧化层和栅极多晶硅,具体包括如下步骤:

3.根据权利要求1所述的工艺方法,其特征在于,所述回刻去除多余的第一多晶硅,具体为:先回刻去除ono硬掩膜层上表面的第一多晶硅,再回刻去除深沟槽中多余的第一多晶硅。

4.根据权利要求1所述的工艺方法,其...

【专利技术属性】
技术研发人员:刘科科钟义栋董云
申请(专利权)人:中晶新源上海半导体有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1