System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 栅极驱动电路及显示面板制造技术_技高网

栅极驱动电路及显示面板制造技术

技术编号:40271901 阅读:9 留言:0更新日期:2024-02-02 22:58
本发明专利技术提供一种栅极驱动电路及显示面板,栅极驱动电路包括上拉控制模块、下拉维持模块、反相模块及电位耦合模块。电位耦合模块电性连接于反相模块与时钟信号线之间,以将时钟信号耦合至反相模块,使反相模块根据时钟信号及第一节点的电位控制第二节点电位的变化,以控制下拉维持模块根据第二节点的电位将第一电压信号传输至第一节点。本申请提供的栅极驱动电路所包括的晶体管数量较现有技术少,有利于使应用栅极驱动电路的显示面板实现窄边框设计。

【技术实现步骤摘要】

本专利技术涉及显示,具体涉及一种栅极驱动电路及显示面板


技术介绍

1、现有的栅极驱动电路包括的晶体管数量较多(如图1所示,栅极驱动电路包括20个晶体管及1个电容),栅极驱动电路占据显示面板较大的布局空间,不利于显示面板实现窄边框设计。


技术实现思路

1、本专利技术实施例提供一种栅极驱动电路及显示面板,可以改善栅极驱动电路包括晶体管较多,占据显示面板较大布局空间的问题。

2、本专利技术实施例提供一种栅极驱动电路,包括上拉控制模块、下拉维持模块、反相模块及电位耦合模块。所述上拉控制模块用于根据所述栅极驱动电路的启动信号端接收的启动控制信号,将所述栅极驱动电路的预充信号端接收的预充信号传输至第一节点。所述下拉维持模块电性连接于第一电压端、第二节点及所述第一节点,用于根据所述第二节点的电位,将所述第一电压端供给的第一电压信号传输至所述第一节点。所述反相模块电性连接于所述第一电压端、所述第一节点、所述第二节点及时钟信号线,用于根据所述第一节点的电位及所述时钟信号线传输的时钟信号,将所述第一电压信号及所述时钟信号传输至所述第二节点。所述电位耦合模块电性连接于反相模块与所述时钟信号线之间,用于将所述时钟信号耦合至所述反相模块。

3、可选地,在本专利技术的一些实施例中,所述电位耦合模块包括第一电容,所述第一电容的第一端与时钟信号线电性连接,所述第一电容的第二端与所述反相模块电性连接。

4、可选地,在本专利技术的一些实施例中,所述反相模块包括第一晶体管、第二晶体管、第三晶体管以及第四晶体管。所述第一晶体管的控制端及所述第一晶体管的输入端与所述第一电容电性连接,所述第二晶体管的控制端与所述第一晶体管的输出端电性连接,所述第二晶体管的输入端与所述第一晶体管的输入端电性连接,所述第二晶体管的输出端与所述第二节点电性连接;所述第三晶体管的控制端与所述第一节点电性连接,所述第三晶体管的输入端与所述第一电压端电性连接,所述第三晶体管的输出端与所述第一晶体管的输出端电性连接;所述第四晶体管的控制端与所述第一节点电性连接,所述第四晶体管的输入端与所述第一电压端电性连接,所述第四晶体管的输出端与所述第二节点电性连接。

5、可选地,在本专利技术的一些实施例中,所述下拉维持模块包括第一下拉维持晶体管,所述第一下拉维持晶体管的控制端与所述第二节点电性连接,所述第一下拉维持晶体管的输入端与所述第一电压端电性连接,所述第一下拉维持晶体管的输出端与所述第一节点电性连接。

6、可选地,在本专利技术的一些实施例中,所述上拉控制模块包括上拉控制晶体管,所述上拉控制晶体管的控制端与所述启动信号端电性连接,所述上拉控制晶体管的输入端与所述预充信号端电性连接,所述上拉控制晶体管的输出端与所述第一节点电性连接。

7、可选地,在本专利技术的一些实施例中,所述栅极驱动电路还包括上拉模块、级传模块以及第二电容。所述上拉模块包括上拉晶体管,所述上拉晶体管的控制端与所述第一节点电性连接,所述上拉晶体管的输入端与时钟信号线电性连接,所述上拉晶体管的输出端与所述栅极驱动电路的信号输出端电性连接。所述级传模块包括级传晶体管,所述级传晶体管的控制端与所述第一节点电性连接,所述级传晶体管的输入端与所述时钟信号线电性连接,所述级传晶体管的输出端与所述栅极驱动电路的级传输出端电性连接。所述第二电容的第一端与所述上拉晶体管的控制端电性连接,所述第二电容的第二端与所述信号输出端电性连接。

8、可选地,在本专利技术的一些实施例中,所述下拉维持模块还包括第二下拉维持晶体管以及第三下拉维持晶体管。所述第二下拉维持晶体管的控制端与所述第二节点电性连接,所述第二下拉维持晶体管的输入端与第二电压端电性连接,所述第二下拉维持晶体管的输出端与所述信号输出端电性连接。所述第三下拉维持晶体管的控制端与所述第二节点电性连接,所述第三下拉维持晶体管的输入端与所述第一电压端电性连接,所述第三下拉维持晶体管的输出端与所述级传输出端电性连接。

9、可选地,在本专利技术的一些实施例中,所述栅极驱动电路还包括下拉模块,所述下拉模块包括第一下拉晶体管以及第二下拉晶体管。所述第一下拉晶体管的控制端被配置为接收下拉控制信号,所述第一下拉晶体管的输入端与第二电压端电性连接,所述第一下拉晶体管的输出端与所述信号输出端电性连接。所述第二下拉晶体管的控制端被配置为接收所述下拉控制信号,所述第二下拉晶体管的输入端与所述第一电压端电性连接,所述第二下拉晶体管的输出端与所述级传输出端电性连接。

10、可选地,在本专利技术的一些实施例中,所述栅极驱动电路还包括复位模块,所述复位模块包括复位晶体管,所述复位晶体管的控制端被配置为接收复位控制信号,所述复位晶体管的输入端与所述第一电压端电性连接,所述复位晶体管的输出端与所述第一节点电性连接。

11、本专利技术提供一种显示面板,包括任一上述的栅极驱动电路。

12、本专利技术实施例提供一种栅极驱动电路及显示面板,栅极驱动电路包括上拉控制模块、下拉维持模块、反相模块及电位耦合模块。电位耦合模块电性连接于反相模块与时钟信号线之间,以将时钟信号耦合至反相模块,使反相模块根据时钟信号及第一节点的电位控制第二节点电位的变化,以控制下拉维持模块根据第二节点的电位将第一电压信号传输至第一节点。本申请提供的栅极驱动电路反相模块通过电容耦合模块实现与时钟信号线的电性连接,相对于现有技术中反相模块与低频控制信号线电性连接的设计相比,本申请可以缩短第二节点维持相同电平状态的时长,改善与第二节点电性连接的晶体管长期所受到的偏压影响,而且本申请提供的栅极驱动电路所包括的晶体管数量也较现有技术少,有利于使应用栅极驱动电路的显示面板实现窄边框设计。

本文档来自技高网...

【技术保护点】

1.一种栅极驱动电路,其特征在于,包括:

2.根据权利要求1所述的栅极驱动电路,其特征在于,所述电位耦合模块包括:

3.根据权利要求2所述的栅极驱动电路,其特征在于,所述反相模块包括:

4.根据权利要求1所述的栅极驱动电路,其特征在于,所述下拉维持模块包括:

5.根据权利要求1所述的栅极驱动电路,其特征在于,所述上拉控制模块包括:

6.根据权利要求1所述的栅极驱动电路,其特征在于,还包括:

7.根据权利要求6所述的栅极驱动电路,其特征在于,所述下拉维持模块还包括:

8.根据权利要求6所述的栅极驱动电路,其特征在于,还包括下拉模块,所述下拉模块包括:

9.根据权利要求1所述的栅极驱动电路,其特征在于,还包括:

10.一种显示面板,其特征在于,包括如权利要求1~9任一所述的栅极驱动电路。

【技术特征摘要】

1.一种栅极驱动电路,其特征在于,包括:

2.根据权利要求1所述的栅极驱动电路,其特征在于,所述电位耦合模块包括:

3.根据权利要求2所述的栅极驱动电路,其特征在于,所述反相模块包括:

4.根据权利要求1所述的栅极驱动电路,其特征在于,所述下拉维持模块包括:

5.根据权利要求1所述的栅极驱动电路,其特征在于,所述上拉控制模块包括:

6.根...

【专利技术属性】
技术研发人员:刘烨凯
申请(专利权)人:深圳市华星光电半导体显示技术有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1