本发明专利技术涉及测量信号传输结构的频率相关电容的方法及其电路。使用可配置的ＰＳＲＯ测量电路来测量目标硅通孔（ＴＳＶ）或其他导电结构的频率相关电容。通过使用可调节的电阻器和去嵌入结构测量寄生电容ＣＰＡＲ的影响，来帮助对目标结构的测量。对被测器件（ＤＵＴ）和去嵌入结构二者都进行电流测量。通过这些测量，计算ＤＵＴ的频率相关电容。
【技术实现步骤摘要】
本专利技术一般而言涉及集成电路中的参数测量技术，更具体而言，涉及片上测试结 构以及测量半导体器件中的接触和过孔寄生电容的相应方法。
技术介绍
随着集成电路的密度增加，器件特征尺寸缩小到极深亚微米范围(小于0. 25微 米)。这里，由来自电路中的导电路径的寄生电阻和电容导致的器件间的互连延迟(或“连 线延迟(net delay)”)开始支配集成电路(IC)中的总时间延迟。在用先进技术制造的IC 中，接触和过孔电容占总互连延迟的比例显著增加，这是因为接触-到-栅极电极间隔减小 且接触和过孔密度增加。具体而言，硅通孔(TSV)为在硅芯片的水平层之间垂直地承载信 号的导电结构。TSV具有随频率显著变化的电容，这主要归因于TSV-体硅相互作用。当前， 难以测量与接触和TSV相关联的寄生电容。常规地，进行台架测试(bench test)来测量频率相关电容(frequencyd印endent capacitance) 0然而，这样的技术具有吞吐量受限制的缺点且需要专门的测试设备。例 如，使用电容性负载梳状结构来测量耦合电容，但这些测试难以在在线测试机上进行，且 不能扩展到确定频率相关性。另一技术为测量加载的和无载的PSR0(性能扫描环振荡器 (performancescan-ring oscillator))并通过测得的差异而得出频率相关性估计。类似 地，该技术具有许多误差源，并且需要变化长度的多个加载的PSR0以推断频率相关性。第 三种现有技术为使用基于电荷的串扰技术以隔离并测量单独的DUT(被测器件)电容或者 参数分布的一阶矩和二阶矩。在实践中，难以实现大于1GHz的阵列切换频率，这限制了该 技术在高频率下提取有用信息的能力。因此，常规技术并不适用于进行频率相关电容测量 的在线测试。需要可以提取随频率变化的TSV电容的测量结果的新的测试结构，由此提供对在 高频率下半导体器件性能的了解。
技术实现思路
提供了一种电路，其用于测量集成电路器件上的信号传输结构的频率相关电容， 尤其用于测量TSV结构但也可以测量其他结构。所述电路包括多个PSR0 (性能扫描环振荡 器)级，每一个性能扫描环振荡器级具有输入选择级电路、信号延迟电路以及驱动器级电 路。所述驱动器级向两个负载提供电流，其中一个负载包含将要测量的电容，而另一个负载 包含用于计算(account for)测量中的寄生电容的去嵌入电路(de-embeddingcircuit)。所述信号延迟电路优选包括PFET控制端子和NFET控制端子以及至少一个延迟元 件，所述信号延迟电路操作用于将所述信号施加到所述PFET和NFET控制端子以使它们不 同时为高。通过所述NFET和PFET控制端子控制所述驱动器。第一驱动器的输出被并联连 接到第一可变电阻器和PSR0级输出端子，所述第一可变电阻器被串联连接到第一测量电 容，所述第一测量电容包括第一寄生电容部分和第二目标电容部分。第二驱动器的输出被连接到第二可变电阻器，所述第二可变电阻器被串联连接到第二测量电容，所述第二测量 电容包括寄生电容部分。所述PSR0级被串联连接，其中其PSR0级输出端子被连接到串中的随后的PSR0级 电路的第一输入端子。优选地，使能信号(enable signal)被连接到第一 PSR0级的所述第 一输入端子。振荡控制信号被连接到每一个PSR0级的第二输入端子。包括电流测量电路， 其操作用于测量每一个PSR0级的所述第一和第二驱动器中的电流。所述PSR0级还可以被 配置为以平均测量模式测量多个DUT的平均电容，其中在每一个PSR0级上测量一个。在一些实施例中，所述延迟电路中的延迟元件包括第一延迟元件，所述第一延迟 元件将延迟电路输入连接到所述PFET控制端子且并联连接到第二延迟元件的输入，所述 第二延迟元件输出被耦合到所述NFET控制端子。所述第二延迟元件可以连接到AND门的 第一输入，所述AND门的第二输入可以连接到所述延迟电路输入，并且所述AND门的输出连 接到所述NFET控制端子。在所述PSR0级中的各种传输门操作用于以不同的模式配置所述 PSR0级。优选地，每一个PSR0级适于被独立地操作以测量与每一个级相关联的各传输结构 的电容值。各种实施例还包括用于构建或使用根据本专利技术的原理的方法。一种优选的方法测 量集成电路器件上的信号传输结构的频率相关电容。所述方法向在选择的PSR0(性能扫描 环振荡器)级电路中的第一和第二电阻器分别提供第一和第二振荡电流信号。然后，提高 振荡信号的频率直到获得最大电流并同时确保所述第一可变电阻器的第一节点的完全的 轨到轨转换(full rail to rail transition)。在此点处，然后，所述方法测量所述第一和 第二振荡电流信号的电流。这被用于使用公式CTSV= (IVl-IV2)/(fOTTPUT*Vl)计算由所述第 一振荡电流信号提供的负载的部分的电容值，其中CTSV为作为所述第一振荡电流信号的负 载而存在的硅通孔的频率相关电容，IV1为通过所述第一振荡电流信号提供的电流，IV2为 通过所述第二振荡电流信号提供的电流，VI为所述第一振荡电流信号的电源电压，fOTTPUT为 提供完全的轨到轨转换而获得的最高频率。优选地，所述第一和第二电阻器为可变电阻器，并且所述方法还包括用选择的电 阻器值的集合来配置第一和第二电阻器，以及利用用于所述第一和第二电阻器的电阻器值 的多个选择的集合重复测量步骤。所述重复的步骤优选用于测量与另外的PSR0级相关联 的多个硅通孔的电容。附图说明图1示出了根据一个实施例的可配置的PSR0测量电路的高级(high-level)电路 图；图2示出了单个PSR0级的分为两部分的(two-part)电路图；图3示出了示例图2的FET控制信号的时序；图4示出了实施根据优选实施例的PSR0级的详细电路图；图5示出了一个实施例中的各种控制信号的逻辑组合；图6为配置表，其示出了什么数字控制输入值将PSR0电路配置为各种状态；图7A-7F示出了 PSR0电路的高级电路图，利用根据图6的表中列出的各种组合而 配置的开关来控制该PSR0电路；以及图8为测量频率相关电容的方法的流程图，该方法可以利用在此描述的电路执 行。具体实施例方式优选的技术为使用现有的基于电荷的串扰技术来获得低频DUT电容统计，但却使 用新颖的PSR0在线电容测量结构来获得随频率变化的电容测量。图1示出了根据一个实施例的可配置的PSR0测量电路的高级电路图。图示的电 路被用于测量目标硅通孔(TSV)或其他导电结构的频率相关电容，在位置CTSV处将目标结 构连接在电路中。通过使用可调节电阻器R1和通过使用去嵌入结构测量寄生电容CPAK的 影响，来帮助对目标结构的测量。在图示的PSR0电路100中具有两个区域，上部区域为提 供振荡信号fQSC的反馈逻辑电路15。使用串联连接的且散布有(interspersed with)包括 三态反相器14的反馈连接的延迟元件13产生反馈逻辑电路15。通过接收使能信号CV的 NAND门12来激活反馈电路15。当求反的(negated)使能信号CV为低时该NAND功能向可 配置的PSR0电路17提供逻辑高，从而反馈输出信号为低。使能信号CV还被反相并本文档来自技高网...
【技术保护点】
一种用于测量集成电路器件上的信号传输结构的频率相关电容的电路，所述电路包括：（ａ）多个ＰＳＲＯ（性能扫描环振荡器）级，每一个性能扫描环振荡器级包括：（ｉ）输入级电路，其包括开关和两个输入端子，所述开关用于将来自所述两个输入端子中的一个的信号选择性地耦合到信号延迟电路的输入端子；（ｉｉ）所述信号延迟电路，其包括ＰＦＥＴ控制端子和ＮＦＥＴ控制端子以及至少一个延迟元件，所述信号延迟电路操作用于将所述信号施加到所述ＰＦＥＴ和ＮＦＥＴ控制端子以使它们不会同时开启；（ｉｉｉ）驱动器级电路，其包括第一和第二驱动器，所述第一和第二驱动器中的每一个具有输出以及ＰＦＥＴ和ＮＦＥＴ晶体管，所述ＰＦＥＴ控制端子被连接为控制两个驱动器的所述ＰＦＥＴ晶体管，所述ＮＦＥＴ控制端子被连接为控制两个驱动器的所述ＮＦＥＴ晶体管；（ｉｖ）所述第一驱动器的所述输出被并联连接到第一可变电阻器和ＰＳＲＯ级输出端子，所述第一可变电阻器被串联连接到第一测量电容，所述第一测量电容包括第一寄生电容部分和第二目标电容部分；以及（ｖ）所述第二驱动器的所述输出被连接到第二可变电阻器，所述第二可变电阻器被串联连接到第二测量电容，所述第二测量电容包括寄生电容部分；（ｂ）所述多个ＰＳＲＯ级被串联连接，其中其ＰＳＲＯ级输出端子被连接到串中的随后的ＰＳＲＯ级电路的第一输入端子；（ｃ）使能信号，其被连接到第一ＰＳＲＯ级的所述第一输入端子；（ｄ）振荡控制信号，其被连接到每一个ＰＳＲＯ级的第二输入端子；以及（ｅ）电流测量电路，其操作用于测量每一个ＰＳＲＯ级的所述第一和第二驱动器中的电流。...
【技术特征摘要】
...
【专利技术属性】
技术研发人员：JD海斯，KB阿加瓦尔，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。