【技术实现步骤摘要】
本专利技术涉及芯片，尤其涉及一种高精度定时器硬件实现方法。
技术介绍
1、随着芯片的发展，其功能也越来越丰富，市场对定时器的需求也越来越广泛。但普通定时器已经满足不了市场的一些需求，例如驱动开关模式电源或照明系统等电源转换系统，对时间分辨率有极高要求的应用领域，需要更高精度的pwm波输出。若提高普通定时器的内核频率至1ghz以上的速率，设计上基本无法实现，所以如何在不改变内核时钟频率的情况下，提高定时器精度是目前市场的需求。
2、dll(delay lock loop)延迟锁相环是一种用于产生一个精准的时间延迟,且这个delay不随外界条件如温度,电压的变化而改变，由模拟器件搭建而成。
技术实现思路
1、本专利技术的目的是为了解决上述现有技术中存在的缺点,而提供了一种高精度定时器硬件实现方法，包括以下步骤：
2、s1：对定时器的分频器进行调整，根据所述定时器的分频值对定时器计数counter进行低位无效处理；
3、s2：对经过输出控制后的脉冲宽度调制pwm波使用延迟锁相环dll延迟处理；
4、s3：根据置位和复位控制寄存器中的控制信号，使用对应的比较寄存器的低位无效位值，用来选择延迟锁相环dll延迟后的高精度脉冲宽度调制pwm波。
5、进一步地，在步骤s1中，对所述分频器进行调整，将一个内核时钟周期进行32、16、8、4、2等分，对应的所述分频值为0、1、2、3、4进行高精度选择。
6、优选地，在步骤s1中，对
7、进一步地，在步骤s2中，所述延迟锁相环dll由模拟器件搭建而成，对内核时钟进行精准分割成32份，经过所述dll延迟处理后的脉冲宽度调制pwm波为pwmdlx，x代表一个所述内核时钟周期内所述脉冲宽度调制pwm波延迟0-32中的其中一个脉冲宽度调制pwm波。
8、进一步地，在步骤s3中，对所述比较寄存器进行低位无效处理，所述比较寄存器的高位有效位值为低分辨率比较值，所述低分辨率比较值与所述低分辨率计数值进行比较，经过所述定时器输出控制后生成的所述脉冲宽度调制pwm波为低分辨率脉冲宽度调制pwm波。
9、优选地，所述比较寄存器在写入时，所述低位无效位值作为高分辨率脉冲宽度调制pwm波选择值，为高分辨率脉宽调制器hrpwmsel。
10、更优地，所述低分辨率比较值与所述低分辨率计数值相等时产生一个所述内核时钟宽度的脉冲，所述脉冲处于置位源时称为set_selen，处于复位源时称为reset_selen。
11、进一步地，在步骤s3中，所述高分辨率脉冲宽度调制pwm的输出置位和复位由对应的所述置位和复位控制寄存器决定，利用所述set_selen和所述reset_selen将置位和复位的所述高分辨率脉宽调制器hrpwmsel进行选择，得到最终高分辨率脉宽调制器fhrpwmsel。
12、优选地，所述低分辨率脉冲宽度调制pwm波经过所述延迟锁相环dll延迟后产生32组高分辨率脉冲宽度调制pwm波，使用所述最终高分辨率脉宽调制器fhrpwmsel作为多路选择器的选择信号，选择需要输出的高分辨率输出。
13、与现有技术相比，本专利技术的有益效果是：
14、(1)通过对时钟分频器和定时器计数counter进行调整，并且根据所述分频值对定时器计数counter和寄存器做低位无效处理，来实现将普通定时器输出分辨率提高三十二倍之高；
15、(2)对经过输出控制后的脉冲宽度调制pwm波进行延迟锁相环dll延迟处理，根据定时器脉冲宽度调制pwm波输出的置位和复位寄存器控制信号，取对应比较寄存器的低无效位值来选择需要输出的高精度脉冲宽度调制pwm波形。
16、(3)在普通定时器的基础上进行改动即可实现，不增加内核主频速率，即可实现高分辨率；
17、(4)通过设置工作时钟分频值，分辨率可灵活调节。
本文档来自技高网...【技术保护点】
1.一种高精度定时器硬件实现方法，其特征在于，包括以下步骤：
2.根据权利要求1所述的高精度定时器硬件实现方法，其特征在于，在步骤S1中，对所述分频器进行调整，将一个内核时钟周期进行32、16、8、4、2等分，对应的所述分频值为0、1、2、3、4进行高精度选择。
3.根据权利要求2所述的高精度定时器硬件实现方法，其特征在于，在步骤S1中，对所述定时器计数counter进行调整，所述定时器计数counter高有效位的计数值为低分辨率计数值，根据所述分频值将所述内核时钟实现最大32倍频。
4.根据权利要求1所述的高精度定时器硬件实现方法，其特征在于，在步骤S2中，所述延迟锁相环DLL由模拟器件搭建而成，对内核时钟进行精准分割成32份，经过所述DLL延迟处理后的脉冲宽度调制PWM波为PWMDLx，x代表一个所述内核时钟周期内所述脉冲宽度调制PWM波延迟0-32中的其中一个脉冲宽度调制PWM波。
5.根据权利要求1或3所述的高精度定时器硬件实现方法，其特征在于，在步骤S3中，对所述比较寄存器进行低位无效处理，所述比较寄存器的高位有效位值为低
6.根据权利要求5所述的高精度定时器硬件实现方法，其特征在于，所述比较寄存器在写入时，所述低位无效位值作为高分辨率脉冲宽度调制PWM波选择值，为高分辨率脉宽调制器HRPWMSEL。
7.根据权利要求5所述的高精度定时器硬件实现方法，其特征在于，所述低分辨率比较值与所述低分辨率计数值相等时产生一个所述内核时钟宽度的脉冲，所述脉冲处于置位源时称为SET_SELEN，处于复位源时称为RESET_SELEN。
8.根据权利要求6或7所述的高精度定时器硬件实现方法，其特征在于，在步骤S3中，所述高分辨率脉冲宽度调制PWM的输出置位和复位由对应的所述置位和复位控制寄存器决定，利用所述SET_SELEN和所述RESET_SELEN将置位和复位的所述高分辨率脉宽调制器HRPWMSEL进行选择，得到最终高分辨率脉宽调制器FHRPWMSEL。
9.根据权利要求8所述的高精度定时器硬件实现方法，其特征在于，所述低分辨率脉冲宽度调制PWM波经过所述延迟锁相环DLL延迟后产生32组高分辨率脉冲宽度调制PWM波，使用所述最终高分辨率脉宽调制器FHRPWMSEL作为多路选择器的选择信号，选择需要输出的高分辨率输出。
...【技术特征摘要】
1.一种高精度定时器硬件实现方法，其特征在于，包括以下步骤：
2.根据权利要求1所述的高精度定时器硬件实现方法，其特征在于，在步骤s1中，对所述分频器进行调整，将一个内核时钟周期进行32、16、8、4、2等分，对应的所述分频值为0、1、2、3、4进行高精度选择。
3.根据权利要求2所述的高精度定时器硬件实现方法，其特征在于，在步骤s1中，对所述定时器计数counter进行调整，所述定时器计数counter高有效位的计数值为低分辨率计数值，根据所述分频值将所述内核时钟实现最大32倍频。
4.根据权利要求1所述的高精度定时器硬件实现方法，其特征在于，在步骤s2中，所述延迟锁相环dll由模拟器件搭建而成，对内核时钟进行精准分割成32份，经过所述dll延迟处理后的脉冲宽度调制pwm波为pwmdlx，x代表一个所述内核时钟周期内所述脉冲宽度调制pwm波延迟0-32中的其中一个脉冲宽度调制pwm波。
5.根据权利要求1或3所述的高精度定时器硬件实现方法，其特征在于，在步骤s3中，对所述比较寄存器进行低位无效处理，所述比较寄存器的高位有效位值为低分辨率比较值，所述低分辨率比较值与所述低分辨率计数值进行比较，经过所述定时器输出控制后生成的所述脉冲宽...
【专利技术属性】
技术研发人员：张国兵，周玉洁，孙坚，
申请(专利权)人：上海航芯电子科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。