【技术实现步骤摘要】
本申请涉及半导体，并且尤其涉及一种半导体制备方法、半导体结构和芯片。
技术介绍
1、环栅纳米片(gate-all-around nanosheet，gaa ns)结构的场效应晶体管(fieldeffect transistor，fet)，或称为gaa-fet，能够承载更大的电流并保持较小的尺寸。gaa晶体管是在鳍式场效应晶体管的基础上演化而来的。鳍式场效应晶体管也被称为finfet。与鳍式场效应晶体管相比，gaa晶体管降低了供电电压并增强了电流驱动能力，从而进一步提升了性能。特别是，gaa-fet相比于finfet具有更佳的静电特性。
2、在大规模、甚至超大规模的集成电路中采用gaa晶体管有可能引发严重的底部寄生沟道漏电。为了解决这个问题，在gaa晶体管的源极、漏极、栅极等区域的下方设置有底部介质隔离(bottom dielectric isolation，bdi)层。
3、在日常使用中，静电放电(electro static discharge，esd)往往会对半导体器件的正常工作造成干扰，甚至会损坏半导体器件。通常，可以制备以衬底为电流泄放通道的二极管，从而实现静电保护。
4、然而，由于bdi层被设置在gaa晶体管与其下方的衬底之间，下方的衬底无法作为静电放电电流的泄放通道。那么，如何保护具有bdi层的gaa晶体管免于esd的干扰，是一个亟待解决的问题。
技术实现思路
1、本申请涉及一种半导体制备方法、半导体结构和芯片，从而为具有bdi层的g
2、在第一方面，本申请提供了一种半导体制备方法。该方法包括：在衬底上形成第一层叠结构和第二层叠结构，其中，第一层叠结构用于形成第一晶体管，第二层叠结构用于形成第二晶体管，第一层叠结构和第二层叠结构与衬底之间均形成有第一牺牲层；去除第一牺牲层位于第二层叠结构和衬底之间的部分，以在第二层叠结构和衬底之间形成间隙；在间隙内形成bdi层；形成第一晶体管的第一外延结构和第二外延结构、以及第二晶体管的第三外延结构，其中，第一外延结构和第二外延结构构成第一晶体管的源极和/或漏极，第三外延结构构成第二晶体管的源极和/或漏极，bdi层介于第三外延结构和衬底之间。
3、在一些可能的实施方式中，去除第一牺牲层位于第二层叠结构和衬底之间的部分，以在第二层叠结构和衬底之间形成间隙的操作可以包括：形成保护层，以覆盖第一层叠结构和第二层叠结构；通过光刻，去除保护层中与第二层叠结构对应的部分；通过湿法刻蚀，去除第一牺牲层中位于第二层叠结构和衬底之间的部分，以形成间隙。
4、在一些可能的实施方式中，保护层可以包括线形氧化物层和无定形碳层。
5、在一些可能的实施方式中，在间隙内形成bdi层的操作可以包括：通过表面生长，在第二层叠结构的下表面和衬底的上表面形成第一隔离层；在第二层叠结构的下表面的第一隔离层和衬底的上表面的第一隔离层之间形成bdi层。
6、在一些可能的实施方式中，上述方法还可以包括：去除第一牺牲层位于第一层叠结构和衬底之间的部分；
7、在第一牺牲层被去除的部分的位置处形成金属栅，其中，金属栅位于第一晶体管和衬底之间。
8、在一些可能的实施方式中，第一牺牲层的材料可以为sige。
9、在第二方面，本申请提供了一种半导体结构。该半导体结构包括衬底、第一晶体管、第二晶体管、以及bdi层。第一晶体管和第二晶体管布置在衬底上。第一晶体管包括第一外延结构和第二外延结构。第一外延结构和第二外延结构构成第一晶体管的源极和/或漏极。第一外延结构、第二外延结构和衬底构成静电放电路径。第二晶体管包括第三外延结构。第三外延结构构成第二晶体管的源极和/或漏极。bdi层介于第三外延结构和衬底之间。
10、在一些可能的实施方式中，第一外延结构和第二外延结构可以具有不同的导电类型、并且均与衬底接触。
11、在一些可能的实施方式中，第一外延结构可以为n型外延结构，第二外延结构可以为p型外延结构；或者，第一外延结构可以为p型外延结构，第二外延结构可以为n型外延结构。
12、在第三方面，本申请提供了一种芯片。该芯片包括如第二方面所述的半导体结构。
13、通过本申请的方案，半导体结构包括第一晶体管和第二晶体管。在与第一晶体管对应的区域内，第一晶体管的第一外延结构、衬底、以及第二外延结构构成静电放电路径，该路径能够对esd电流进行泄放，从而为半导体结构提供esd保护。
14、应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。
本文档来自技高网...【技术保护点】
1.一种半导体制备方法，其特征在于，包括：
2.根据权利要求1所述的方法，其特征在于，所述去除所述第一牺牲层位于所述第二层叠结构和所述衬底之间的部分，以在所述第二层叠结构和所述衬底之间形成间隙，包括：
3.根据权利要求2所述的方法，其特征在于，所述保护层包括线形氧化物层和无定形碳层。
4.根据权利要求1所述的方法，其特征在于，所述在所述间隙内形成BDI层，包括：
5.根据权利要求1所述的方法，其特征在于，所述方法还包括：
6.根据权利要求1至5中任一项所述的方法，其特征在于，所述第一牺牲层的材料为SiGe。
7.一种半导体结构，其特征在于，包括：
8.根据权利要求7所述的半导体结构，其特征在于，所述第一外延结构和所述第二外延结构具有不同的导电类型、并且均与所述衬底接触。
9.根据权利要求8所述的半导体结构，其特征在于，所述第一外延结构为N型外延结构，所述第二外延结构为P型外延结构；
10.一种芯片，其特征在于，所述芯片包括如权利要求7至9中任一项所述的半导体结构。
【技术特征摘要】
1.一种半导体制备方法，其特征在于，包括：
2.根据权利要求1所述的方法，其特征在于，所述去除所述第一牺牲层位于所述第二层叠结构和所述衬底之间的部分，以在所述第二层叠结构和所述衬底之间形成间隙，包括：
3.根据权利要求2所述的方法，其特征在于，所述保护层包括线形氧化物层和无定形碳层。
4.根据权利要求1所述的方法，其特征在于，所述在所述间隙内形成bdi层，包括：
5.根据权利要求1所述的方法，其特征在于，所述方法还包括：
6.根...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。