【技术实现步骤摘要】
【国外来华专利技术】
本文描述的实施例概括而言涉及存储器事务的领域。更具体而言，实施例涉及在具有持久性和非持久性存储器的处理系统中的存储器事务的路由。
技术介绍
1、处理系统中的存储器层次体系一直在演进，以适应对于不断增大的存储容量、减少的访问延时、改善的功率效率和更好的可靠性的计算需求。动态随机访问存储器(dynamic random access memory，dram)自从20世纪40年代起就已面世，而nand闪存则自从20世纪80年代起就已面世。dram是非持久性(或易失性)的，并且需要电力来保持存储的数据，而nand是持久性(或非易失性)存储器的一个示例。dram可用于处理系统的主存储器。nand存储器具有有限数目的写入循环，因此会随着时间的推移而磨损，并且具有高于dram的访问延时。dram的性能优于nand，但更昂贵并且密度更低，因此需要更多的dram模块才能达到与nand相同的给定存储器容量。静态随机访问存储器(static random accessmemory，sram)作为缓存层被引入，以适应不断提高的处理器时钟速度，并且弥补dram和nand之间的延时差距。多级别缓存现在已很普遍。sram比dram更快并且更昂贵。
2、双列直插式存储器模块(dual in-line memory module，dimm)包括安装在印刷电路板上的一系列dram电路(器件)并且可用于个人计算机、工作站和服务器中。dimm最初变得流行是因为它们具有与64比特处理器总线宽度相匹配的64比特数据路径。ddr4 sdram具有高带宽(“双倍数
3、“存储器阶列(memory rank)”是连接到同一芯片选择信号的一组dram芯片，因此可以被同时访问。每个“阶列”的芯片选择引脚是分开的，而数据引脚则可酌情在所有阶列之间共享。从而，不同的存储器阶列可以被独立地但非同时地访问。dimm可具有一个或多于一个存储器阶列。ddr设备具有“自刷新”模式，这是一种低功率模式，在该模式中，时钟(或多个时钟)被停用以降低功率消耗，但通过使用内部刷新计数器执行刷新操作来保持数据。
4、处理系统(例如当今的数据中心)中的功率消耗通常很大，因此希望降低功率占用。功率管理单元(power management unit，pmu)可用于将处理系统的功率预算保持在目标范围内。pmu可通过若干种方法来实现处理系统中的功率节省。这些功率节省方法之一是，如果在存储器控制器的内部队列中没有去到某个存储器阶列的待处理事务，则在该存储器阶列级别使用dram自刷新模式。芯片设计者经常寻求新类型的功率节省。
技术实现思路
本文档来自技高网...【技术保护点】
1.一种用于处理数据的装置，包括：
2.如权利要求1所述的装置，包括功率管理电路，用来响应于检测到所述一个存储器子通道上没有非持久性存储器事务而将该子通道从较高功率模式转变到较低功率模式。
3.如权利要求1所述的装置，其中，所述存储器控制器电路包括全局存储器控制器组件和本地存储器控制器组件，所述全局存储器控制器组件用来控制持久性存储器事务和非持久性存储器事务两者，所述本地存储器控制器组件专门用来控制持久性存储器事务。
4.如权利要求3所述的装置，其中，所述本地存储器控制器组件用来将任何持久性存储器事务向上游路由到所述全局存储器控制器，并且其中，所述全局存储器控制器用来将所述两个或更多个存储器子通道中的一者分配用于所述持久性存储器事务的路由。
5.如权利要求4所述的装置，其中，所述全局存储器控制器包括持久性存储器调度器和至少一个非持久性存储器调度器，所述持久性存储器调度器用来调度持久性存储器事务，所述非持久性存储器调度器用来调度非持久性存储器事务。
6.如权利要求5所述的装置，其中，所述全局存储器控制器组件或者是所述持久性
7.如权利要求2所述的装置，其中，所述非持久性存储器电路和所述持久性存储器电路中的至少一者包括双列直插式存储器模块DIMM。
8.如权利要求7所述的装置，其中，所述非持久性存储器电路是包括多个双倍数据速率DDR存储器设备的DIMM。
9.如权利要求7所述的装置，其中，其上没有非持久性存储器事务的所述一个存储器子通道是DDR子通道，并且其中，将所述DDR子通道转变到所述较低功率模式包括：所述存储器控制器电路向所述DDR子通道发出自刷新命令。
10.如权利要求8所述的装置，其中，所述DIMM包括DDR输入/输出电路，并且其中，将所述一个存储器子通道转变到所述较低功率模式还包括：向所述DDR输入/输出电路发送用来关断时钟的控制信号。
11.如权利要求7所述的装置，其中，所述DIMM的DDR存储器设备遵从联合电子设备工程委员会JDEC DDR5存储器规范或更后来的规范。
12.如权利要求1所述的装置，包括处理电路，用来为所述持久性存储器电路或所述非持久性存储器电路发出一个或多个存储器事务。
13.一种双列直插式存储器模块DIMM，包括：
14.如权利要求13所述的DIMM，其中，所述一个存储器子通道的待处理存储器事务被向上游重定向到全局存储器控制器电路，该全局存储器控制器电路具有用于所述持久性存储器DIMM和所述非持久性存储器DIMM两者的调度电路。
15.一种全局存储器控制器电路，包括：
16.如权利要求15所述的全局存储器控制器电路，其中，所述非持久性存储器事务和所述持久性存储器事务中的至少一者是DIMM事务。
17.如权利要求15所述的全局存储器控制器，其中，所述持久性存储器事务将由持久性存储器DIMM执行，并且其中，所述通道选择逻辑用来将所述持久性存储器DIMM置于单子通道模式，以针对所述非持久性存储器避开当前处于自刷新操作模式的子通道。
18.一种路由存储器事务的方法，该方法包括：
19.如权利要求18所述的方法，包括响应于在所述两个或更多个存储器子通道中的一个存储器子通道上没有非持久性存储器事务，向所述一个存储器子通道发出自刷新命令以在非持久性存储器设备中执行自刷新。
20.一种在非暂态介质上提供的机器可读指令，所述指令用来实现如权利要求18或权利要求19所述的方法。
21.一种用于处理数据的装置，包括：
22.一种用于控制存储器的装置，包括：
23.如权利要求22所述的装置，包括用于控制功率的装置，用来响应于检测到所述一个存储器子通道上没有非持久性存储器事务而将该子通道从较高功率模式转变到较低功率模式。
24.一种集成电路，包括：
25.如权利要求24所述的集成电路，包括用于控制功率的装置，用来响应于检测到所述一个存储器子通道上没有非持久性存储器事务而将该子通道从较高功率模式转变到较低功率模式。
...【技术特征摘要】
【国外来华专利技术】
1.一种用于处理数据的装置，包括：
2.如权利要求1所述的装置，包括功率管理电路，用来响应于检测到所述一个存储器子通道上没有非持久性存储器事务而将该子通道从较高功率模式转变到较低功率模式。
3.如权利要求1所述的装置，其中，所述存储器控制器电路包括全局存储器控制器组件和本地存储器控制器组件，所述全局存储器控制器组件用来控制持久性存储器事务和非持久性存储器事务两者，所述本地存储器控制器组件专门用来控制持久性存储器事务。
4.如权利要求3所述的装置，其中，所述本地存储器控制器组件用来将任何持久性存储器事务向上游路由到所述全局存储器控制器，并且其中，所述全局存储器控制器用来将所述两个或更多个存储器子通道中的一者分配用于所述持久性存储器事务的路由。
5.如权利要求4所述的装置，其中，所述全局存储器控制器包括持久性存储器调度器和至少一个非持久性存储器调度器，所述持久性存储器调度器用来调度持久性存储器事务，所述非持久性存储器调度器用来调度非持久性存储器事务。
6.如权利要求5所述的装置，其中，所述全局存储器控制器组件或者是所述持久性存储器调度器的一部分，或者与所述持久性存储器调度器合作，来将持久性存储器事务路由到所述两个或更多个存储器子通道中的一者。
7.如权利要求2所述的装置，其中，所述非持久性存储器电路和所述持久性存储器电路中的至少一者包括双列直插式存储器模块dimm。
8.如权利要求7所述的装置，其中，所述非持久性存储器电路是包括多个双倍数据速率ddr存储器设备的dimm。
9.如权利要求7所述的装置，其中，其上没有非持久性存储器事务的所述一个存储器子通道是ddr子通道，并且其中，将所述ddr子通道转变到所述较低功率模式包括：所述存储器控制器电路向所述ddr子通道发出自刷新命令。
10.如权利要求8所述的装置，其中，所述dimm包括ddr输入/输出电路，并且其中，将所述一个存储器子通道转变到所述较低功率模式还包括：向所述ddr输入/输出电路发送用来关断时钟的控制信号。
11.如权利要求7所述的装置，其...
【专利技术属性】
技术研发人员：考西克·高盛，普拉蒂姆·博世，阿伦·文卡塔苏巴阿·霍迪格尔，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。