本发明专利技术实施例提供了待测设计的验证方法及装置，方法包括：将待测数据输入DUT，获取DUT在多个目标检测点的第一输出结果；每一目标检测点对应于DUT中的一个待测子设计，待测子设计是基于DUT的寄存器转换基级RTL描述，根据数据流在DUT内的特定行为发生点对DUT进行拆分后获得的；将待测数据输入与DUT对应的RM，获取RM包含的每个子模型的第二输出结果；每一子模型对应于一个待测子设计；针对每一目标检测点的第一输出结果，基于该目标检测点对应的子模型的第二输出结果，对该第一输出结果进行验证。能够提升芯片验证的准确性和调试效率。
【技术实现步骤摘要】
本专利技术涉及芯片测试，特别是涉及待测设计的验证方法及装置。
技术介绍
1、随着芯片制造技术的发展，芯片的设计和验证变得越来越复杂。在芯片设计和验证的过程中，rm(reference model，参考模型)是非常重要的一环。rm是指利用软件或硬件等方式对芯片进行仿真和测试，以检查芯片的正确性和性能。
2、传统的rm设计方法通常采用黑盒验证方法，然而，这种验证方法仅能验证dut运算结果的准确性，无法保证dut(design under test，待测设计)运算过程的准确性，针对设计复杂的dut无法满足验证需求。
技术实现思路
1、本专利技术实施例的目的在于提供一种待测设计的验证方法及装置，以提升芯片验证的准确性和调试效率。具体技术方案如下：
2、第一方面，本专利技术实施例提供了一种待测设计的验证方法，包括：
3、将待测数据输入待测设计dut，获取所述dut在多个目标检测点的第一输出结果；每一所述目标检测点对应于所述dut中的一个待测子设计，所述待测子设计是基于所述dut的寄存器转换基级rtl描述，根据数据流在所述dut内的特定行为发生点对所述dut进行拆分后获得的；
4、将所述待测数据输入与所述dut对应的参考模型rm，获取所述rm包含的每个子模型的第二输出结果；每一所述子模型对应于一个所述待测子设计；
5、针对每一所述目标检测点的第一输出结果，基于该目标检测点对应的子模型的第二输出结果，对该第一输出结果进行验证。
<
p>6、可选的，所述将所述待测数据输入与所述dut对应的参考模型rm，获取所述rm包含的每个子模型的第二输出结果之后，还包括：7、针对每一所述子模型的第二输出结果，基于该子模型对应的第一输出结果的预期输出时序，对该第二输出结果进行打拍处理，以使所述第二输出结果的输出时序与所述预期输出时序对齐；每一所述第一输出结果的预期输出时序，是基于所述dut的rtl描述预先确定的；
8、所述针对每一所述目标检测点的第一输出结果，基于该目标检测点对应的子模型的第二输出结果，对该第一输出结果进行验证，包括：
9、针对每一所述目标检测点的第一输出结果，基于该目标检测点对应的子模型的打拍处理后的第二输出结果，对该第一输出结果的数据正确性以及时序正确性进行验证。
10、可选的，所述方法还包括：
11、通过预设断言语句，对所述dut中预设信号线上和/或预设缓存位置的目标数据的正确性进行验证。
12、可选的，所述特定行为发生点包括缓存点、汇聚点、调度点、反压点/删除点、释放点中的任意一项或多项。
13、第二方面，本专利技术实施例提供了一种待测设计的验证装置，包括：
14、第一获取模块，用于将待测数据输入dut，获取所述dut在多个目标检测点的第一输出结果；每一所述目标检测点对应于所述dut中的一个待测子设计，所述待测子设计是基于所述dut的rtl描述，根据数据流在所述dut内的特定行为发生点对所述dut进行拆分后获得的；
15、第二获取模块，用于将所述待测数据输入与所述dut对应的rm，获取所述rm包含的每个子模型的第二输出结果；每一所述子模型对应于一个所述待测子设计；
16、第一验证模块，用于针对每一所述目标检测点的第一输出结果，基于该目标检测点对应的子模型的第二输出结果，对该第一输出结果进行验证。
17、可选的，还包括：
18、处理模块，用于针对每一所述子模型的第二输出结果，基于该子模型对应的第一输出结果的预期输出时序，对该第二输出结果进行打拍处理，以使所述第二输出结果的输出时序与所述预期输出时序对齐；每一所述第一输出结果的预期输出时序，是基于所述dut的rtl描述预先确定的；
19、所述第一验证模块，具体用于：
20、针对每一所述目标检测点的第一输出结果，基于该目标检测点对应的子模型的打拍处理后的第二输出结果，对该第一输出结果的数据正确性以及时序正确性进行验证。
21、可选的，还包括：
22、第二验证模块，用于通过预设断言语句，对所述dut中预设信号线上的目标数据，和/或，对所述dut中数据缓存时序与数据释放时序进行验证。
23、可选的，所述特定行为发生点包括缓存点、汇聚点、调度点、反压点/删除点、释放点中的任意一项或多项。
24、第三方面，本专利技术实施例提供了一种电子设备，包括处理器、通信接口、存储器和通信总线，其中，处理器，通信接口，存储器通过通信总线完成相互间的通信；
25、存储器，用于存放计算机程序；
26、处理器，用于执行存储器上所存放的程序时，实现上述任一项待测设计的验证方法。
27、第四方面，本专利技术实施例提供了一种计算机可读存储介质，所述计算机可读存储介质内存储有计算机程序，所述计算机程序被处理器执行时实现上述任一项待测设计的验证方法。
28、本专利技术实施例还提供了一种包含指令的计算机程序产品，当其在计算机上运行时，使得计算机执行上述任一待测设计的验证方法。
29、本专利技术实施例有益效果：
30、本专利技术实施例提供的待测设计的验证方法及装置，针对dut进行验证时，预先基于数据流在dut内的特定行为发生点，将dut拆分为了多个待测子设计，且每个待测子设计均基于自身的逻辑对数据进行相应的处理。在此基础上，实质将针对dut的验证过程解耦为了针对其中包含的多个待测子设计的验证，也就是说，针对dut的最终输出结果的验证，被解耦为了针对与每个待测子设计对应的目标检测点的输出结果的验证。从而在进行rm的设计时，可以基于dut中每个待测子设计预期实现的功能，设计与该待测子设计对应的子模型。
31、在进行验证的过程中，具体是将待测数据分别输入dut和rm，针对dut在每个目标检测点的输出结果，具体基于rm与该目标检测点对应的子模型的输出结果对其进行验证。相较于传统的验证方法，除了能够实现对dut运算结果的准确性进行验证之外，还能够对运算过程中dut内特定待测子设计的功能是否满足预期进行验证，避免出现运算结果正确但运算过程实际并不满足预期的情况。并且，在任一目标检测点的输出结果不满足预期时，还能够较为简化地将出现bug的位置定位于特定的待测子设计内，便于进行bug分析和排除，提升调试效率，验证准确性更高、验证效果更好。
32、当然，实施本专利技术的任一产品或方法并不一定需要同时达到以上所述的所有优点。
本文档来自技高网...
【技术保护点】
1.一种待测设计的验证方法，其特征在于，包括：
2.根据权利要求1所述的方法，其特征在于，所述将所述待测数据输入与所述DUT对应的参考模型RM，获取所述RM包含的每个子模型的第二输出结果之后，还包括：
3.根据权利要求1所述的方法，其特征在于，所述方法还包括：
4.根据权利要求1所述的方法，其特征在于，所述特定行为发生点包括缓存点、汇聚点、调度点、反压点/删除点、释放点中的任意一项或多项。
5.一种待测设计的验证装置，其特征在于，包括：
6.根据权利要求5所述的装置，其特征在于，还包括：
7.根据权利要求5所述的装置，其特征在于，还包括：
8.根据权利要求5所述的装置，其特征在于，所述特定行为发生点包括缓存点、汇聚点、调度点、反压点/删除点、释放点中的任意一项或多项。
9.一种电子设备，其特征在于，包括处理器、通信接口、存储器和通信总线，其中，处理器，通信接口，存储器通过通信总线完成相互间的通信；
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质内存储有计算机程序，所述计算机程序被处理器执行时实现权利要求1-4任一所述的方法步骤。
...
【技术特征摘要】
1.一种待测设计的验证方法，其特征在于，包括：
2.根据权利要求1所述的方法，其特征在于，所述将所述待测数据输入与所述dut对应的参考模型rm，获取所述rm包含的每个子模型的第二输出结果之后，还包括：
3.根据权利要求1所述的方法，其特征在于，所述方法还包括：
4.根据权利要求1所述的方法，其特征在于，所述特定行为发生点包括缓存点、汇聚点、调度点、反压点/删除点、释放点中的任意一项或多项。
5.一种待测设计的验证装置，其特征在于，包括：
6.根据权利要求5所述的装置，其...
【专利技术属性】
技术研发人员：田畅，郭龙成，
申请(专利权)人：格创通信浙江有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。