用于ＩＥＤ的硬件模块和底板制造技术

本发明专利技术涉及用于ＩＥＤ的硬件模块和底板。本发明专利技术涉及一种硬件模块在智能电子设备（ＩＥＤ）内的灵活和节省空间的布置。用于ＩＥＤ的模块适于接合ＩＥＤ的底板的槽或插座以在点对点模式下通过包围所述槽的串行底板总线系统与ＩＥＤ中的两个邻近的模块通信。模块包括源选择器以在接收模式下、在优选地通过最近的邻近槽或通过次最近的邻近槽传输的信号的接收之间进行选择。源选择器评估朝向模块的电路板的后侧引导的信号，其中后侧基本上没有电子元件。

【技术实现步骤摘要】

本专利技术涉及用于变电站自动化的智能电子设备中的设备内部通信的领域，其不同 于权利要求1的前序部分中描述的硬件模块或卡。
技术介绍
高压和中压电力网中的变电站包括如电缆、线路、母线、开关设备电力变压器 之类的一次设备(primary device)。这些一次设备通过变电站自动化(Substation Automation, SA)系统工作在自动化方式下。SA系统包括二次(secondary)设备，其中智能 电子设备(IED)负责一次设备的保护、控制和监控。基于来自针对开关或变压器抽头变换 器位置、温度、电压、电流等所分配的传感器的信号，以及来自其它IED的信号和来自监视 系统的信号，IED控制所分配一次设备中的致动器。反之，IED将其所分配一次设备的状态 或工况(behaviour)，即选定传感器的读数传送给其它IED或监视系统。取决于IED在变电 站的预期位置，以及特别是接近于一次设备的位置，IED需要满足一定的环境耐受和电磁兼 容(EMC)的要求.。在模块化的IED中，多个模块或卡(每一个都包括有印刷电路板(PCB)和安装 在其上的电子元件)通过底板连接器连接到互连底板总线。后者可以根据例如点对点总 线拓扑结构运行，其包括每个通道的专用驱动器和接收器对。从一种介质到下一介质的 有限次数的变换(即通过连接器从印刷电路板到电缆的过渡)表明通道很可能会具有良 好控制的阻抗，这又允许很高的信号发送速率。尤其，低压差分信号发送(Low Voltage Differential Signaling, LVDS)、电流型逻辑(Current Mode Logic, CML)和低压正射极 耦合逻辑(Low VoltagePositive Emitter Coupled Logic, LVPECL)是为点对点信号发送 设计的差分信号发送技术，其中驱动器输出信号包括允许多千兆位传输的快速边缘(fast edge)。例如，350mV的LVDS典型信号摆幅使得数据速率能达到3Gbps同时只消耗少量的功 率。因此LVDS被认为是一种非常有效的技术，尽管事实上快速信号边缘对任何阻抗 不连续性非常敏感并且需要仔细的互连设计。所谓的互连，或者物理信号路径，典型地包 括底板上的两条印刷导体迹线。在设计低抖动信号发送时，互连的受控阻抗、合适的驱动 负载和互连端接是考虑的关键点。对点对点通信来说，特定经济优势在于单个的降低成本 的现场可编程门阵列(FPGA)-内部的LVDS驱动器可提供足够的信号质量和足够的传输功 率。另一方面，多点拓扑结构，以及特别是每通道具有单个驱动器和多个接收器的“多点式 (multi-drop)”拓扑结构，需要对传输信号的附加放大。底板，除了容纳底板总线，通常适应于分发附加的信号，例如时钟信号，以及为模 块提供电源电压。在一些IED中，模块的宽度(即其沿垂直于PCB方向的最大延伸，如基本 上被安装在其上的最高元件所限定的)可能是不均勻的。例如对于1/0模块而言，情况就 是如此，该1/0模块包括用于将Cu电缆硬接线到各种仪表互感器或其它模拟/ 二进制信号 源的多个夹具(clamp)，或者包括大体积的元件例如安装在PCB上的电流/电压互感器。如果这些过大的模块的数量及它们相对于其它标准大小的模块的布置没有在前面预定义，底 板可能配备有均勻间隔开的槽用于容纳模块，其中均勻的侧向间隔根据最大模块宽度。但 是这相当于不期望的空间浪费。作为成本上明智的不太有利的替代(其中底板总线稍与底 板分离)，扁平带状布线可被用于模块之间的灵活并节省空间的点对点连接。
技术实现思路
因此，本专利技术的目的是在智能电子设备(IED)中实现模块的灵活并节省空间的布置。此目的相应地通过如权利要求1和5所述的硬件模块和底板实现。其它优选的实施例 从从属权利要求中可明显看出。根据本专利技术，用于IED的硬件模块适于接合IED的底板的槽或插座以在点对点模 式下通过串行底板总线系统(包围所述槽)与IED中的两个邻近的模块通信。模块包括源 选择器以在接收模式下、在优选地通过最近的邻近槽或通过次最近的邻近槽传输的信号的 接收之间进行选择。在本背景中，“接近”和“最近的邻近(nearest neighbour) ”涉及IED 底板上的槽相对于硬件模块自身所接合的槽的空间上、并且特别是线性上的布置。进一步 理解，次最近的邻近槽又是到最初的最近的邻近槽的最近的邻近槽。源选择器评估朝向模 块的电路板的后侧引导的信号，其中后侧基本上没有电子元件。在下文中通信方向被指定 为“下(down)”方向。在本专利技术的优选变型中，模块本身适于沿平行于最近的槽和次最近的邻近槽二者 的“下”方向传输信号。在本专利技术的又一优选变型中，模块被永久地配置成专门在与“下”方向相反的“上” 方向上从接合最近的槽的邻近模块接收信号，条件是模块具有标准宽度；或者从接合次最 近的槽的邻近模块接收信号，条件是模块的宽度超出标准宽度。通常，现场可编程门阵列(FPGA)内部的LVDS驱动器对于以全双工拓扑结构使用 低压差分信号发送(LVDS)的底板总线而言功率足够。在本专利技术的优势实施例中，为容纳模块，底板包括多个均勻分布的槽，其中槽之间 的侧向距离与标准模块宽度有关，并且其中接合的模块优选地形成在几何学上平行定向的 扩展板的布置。两条信号路径或通道(印刷在底板上，否则由底板所支承)端接在每一个 槽处以及在最近的槽和次最近的槽处将后者连接到源。两条信号路径中的每一条可以是互连两个槽的完全单独的或隔离的路径。可替代 地，两条信号路径都可以包括另一信号路径从其分岔的分叉或交叉点。在特定源槽处具有 公共起点的两个支路分别在源槽的最近和次最近的邻近槽处端接。这种拓扑结构需要在每 个源模块和通信方向上有单个信号驱动器，并且其有利地被用于“上”方向，其中端接电阻 和接收器只连接到两个支路中的一个。包括如上所述的底板和硬件模块的IED尤其适合在变电站自动化中使用，因为其 将空间需求最小化并提出了底板总线连接拓扑结构，该底板总线连接拓扑结构导致了仅有 限数量的相对短的未使用短截线(stub line)，并且因此导致高度信号完整性和很好的电 磁兼容性(EMC)以及静电放电(ESD)强度。附图说明参考在附图中示例说明的优选示例性实施例，在下文中将更详细地解释说明本发 明的主题，其中图1示意性地描述了具有五个模块的IED的横截面视图，图2描述了具有五个槽的底板的顶视图， 图3是综述四个邻近槽之间的信号流的表，以及图4示出了某些模块间的路由路径、未使用线路和未使用短截线。附图中使用的标号和其意义以概要形式列在名称列表中。原则上，附图中相同的 部分提供有相同的标号。具体实施例方式变电站自动化中，现代IED经常采用具有点对点拓扑结构的串行高速信号发送， 以在基本或主模块和扩展模块之间交换数据分组，该扩展模块包括在电力系统中以保护、 控制和监控为目的多种功能性。有关模块之间的数据交换的所有连接通过无源底板印刷电 路板(PCB)进行。数据分组从模块到模块进行转发直到达到目的地模块。为了容纳具有超 过底板的两个物理槽之间的距离的宽度的模块，需要某种选择或开关机制以确保到下一个 槽或隔一个槽的通信。图1示意性地描述了沿着底板1和布置在底板上的本文档来自技高网...

【技术保护点】
一种用于智能电子设备ＩＥＤ的硬件模块（２０－２４），包括电路板（２４ａ）、安装在电路板上的电子元件、和用来接合ＩＥＤ的底板（１）的槽（１ａ－１ｆ）的底板连接器（２４ｂ），模块（２１；２２）适于通过串行底板总线接收并处理来自ＩＥＤ的源模块（２２；２３）的信号，特征在于，模块（２１；２２）包括源选择器（３），该源选择器（３）适于确定邻近模块是否接合底板的最近的槽（１ｃ；１ｅ），并且肯定的话则选择该模块（２３）作为源模块，以及否定的话则选择接合底板的次最近的槽（１ｄ）的邻近模块（２２）作为源模块。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：M格卢尔，C博纳，
申请(专利权)人：ABB技术有限公司，
类型：发明
国别省市：CH[瑞士]