时钟信号检测装置制造方法及图纸

本发明专利技术公开了一种时钟信号检测装置，包含时钟信号检测模块，用于检测输入的时钟信号，并根据时钟信号开启或闭合模块内部开关；电压产生模块，用于接收来自时钟信号检测模块输出的电压，并根据时钟信号检测模块内部开关的状态进行电压充放电；输出模块，用于输出时钟信号检测模块与电压产生模块连接节点的电压信号。通过检测时钟信号，可输出控制信号，控制系统其他装置工作状态。并能减少集成电路管脚数目，从而缩小尺寸、降低成本。

【技术实现步骤摘要】

本专利技术涉及一种检测外部输入时钟信号频率的技术，尤其涉及一种时钟信号检测直O
技术介绍
受益于半导体工艺快速发展，集成电路尺寸越来越小。随着集成电路尺寸的进一 步减小，集成电路尺寸将受制于集成电路管脚数(PIN)。因此，需要减小集成电路管脚数，从 而缩小集成电路尺寸。时钟产生电路因其建构简单，易于集成和种类繁多等特点而被广泛 应用在多种集成电路中。因此，对时钟电路部分进行优化改进，从而拓展时钟电路功能，减 小集成电路尺寸，对该领域内的技术发展具有广泛的实用性。目前，集成电路的时钟输入信 号和关闭信号(power down)分别由时钟信号管脚和关闭信号管脚输入。现有技术中的时钟信号检测装置，其结构包括外部时钟信号检测单元、执行单元、 和使能单元，能够通过外部时钟信号对结构内充放电，并根据充放电电压产生使能信号。当 充放电电压最大值小于阈值，或当充放电电压最小值大于阈值时，该关闭信号产生并向外 输出。上述现有技术至少包含以下缺点若在集成电路中将时钟输入信号和关闭信号作为独立的管脚，不利于减小集成电 路管脚数，从而缩小尺寸、降低成本。使用上述现有技术中的装置，通过时钟输入信号产生的充放电电压与阈值进行比 较产生关闭信号，虽然能够减少管脚数量，但在其结构中对时钟停止波动的时刻有严格的 要求。若使用充放电电压最大值小于阈值时产生关闭信号的装置和方法，根据其结构特点， 时钟波动停止的时刻必需在其时钟为低电平的时刻，即时钟波动稳定时，最后一个时钟周 期已经结束，否则在新的时钟信号到达之前，充电电压的最大值将始终保持在小于阈值的 状态，这个结果与预期不相符，将产生错误的使能信号。若使用充放电电压最小值大于阈 值时产生关闭信号的装置和方法，根据其结构特点，时钟波动停止的时刻必需在其时钟为 高电平的时刻，即时钟波动稳定时，最后一个时钟周期未结束，否则在新的时钟信号到达之 前，充电电压的最小值将始终保持在大于阈值的状态，这个结果与预期不相符，将产生错误 的使能信号。但在实际应用中，时钟波动的停止时刻根据不同的装置特点和应用方式，其有 时停止在时钟为高电平状态，有时停止在时钟为低电平状态。因此，对时钟波动停止时刻的 状态进行硬性的规定往往在实际应用中产生错误。
技术实现思路
本专利技术的目的是提供一种能减小集成电路管脚数，从而缩小尺寸、降低成本的时钟信号检测装置。本专利技术的目的是通过以下技术方案实现的本专利技术的时钟信号检测装置，该装置包括时钟信号检测模块，该模块包括电容和至少两个开关，用于检测输入的时钟信号， 并根据时钟信号开启或闭合所述开关；电压产生模块，用于接收来自时钟信号检测模块输出的电压，并根据所述开关的 开启闭合状态进行电压充放电；输出模块，用于输出所述时钟信号检测模块与电压产生模块连接节点的电压信号。由上述本专利技术提供的技术方案可以看出，本专利技术所述的时钟信号检测装置，由于 该装置包括时钟信号检测模块、电压产生模块、输出模块，通过检测时钟信号产生控制信 号，拓展集成电路时钟信号的功能，使得输入时钟信号在作为集成电路的时钟信号的同时， 也是集成电路的关闭信号(power down) 0从而删除集成电路关闭信号管脚，减少集成电路 管脚数目，从而缩小尺寸、降低成本，并且能够实现时钟信号停止波动时刻时钟的状态不影 响关闭信号的产生。附图说明图1是本专利技术时钟信号检测装置的结构示意图；图2是本专利技术具体实施例的工作时序图。具体实施例方式本专利技术的时钟信号检测装置，其较佳的具体实施方式如图1所示，该装置包括时钟信号检测模块，该模块包括电容和至少两个开关，用于检测输入的时钟信号， 并根据时钟信号开启或闭合所述开关；电压产生模块，用于接收来自时钟信号检测模块输出的电压，并根据所述开关的 开启闭合状态进行电压充放电；输出模块，用于输出所述时钟信号检测模块与电压产生模块连接节点的电压信号。所述时钟信号检测模块中的电容与一个开关为并行连接，与另一个开关为串行连 接；两个开关接收的控制信号为相反的控制信号，且两个开关中至少有一个接收的控 制信号为时钟信号；所述时钟信号检测模块接收到时钟信号时，所述两个开关的开启闭合状态相反。所述电压产生模块包括并行联接的电阻和电容，电压产生模块与时钟信号检测模 块串行连接。所述输出模块包括所述时钟信号检测模块与电压产生模块连接的节点和连接该 节点的电压放大整形装置。所述电压放大整形装置至少包括以下装置中的一种或多种反相器、带施密特功能的反相器、放大器、带施密特功能的放大器。本专利技术的时钟信号检测装置，通过检测时钟信号产生控制信号，拓展集成电路时 钟信号的功能，使得输入时钟信号在作为集成电路的时钟信号的同时，也是集成电路的关 闭信号(power down) 0从而删除集成电路关闭信号管脚，减少集成电路管脚数目。下面通过具体实施例并结合附图对本申请进行详细的描述如图1所示，时钟信号检测装置包括时钟信号检测模块，电压产生模块和输出模 块。时钟检测模块包括电容101，电容101与开关102并联，且与开关103串联。优选的，开 关102的控制信号是时钟信号clk，开关103的控制信号是时钟信号的反相信号clkn。在 本专利技术所述装置中，只要开关102和开关103的控制信号反相的，其中一个控制信号是与时 钟信号同相就能够完成功能。电压产生模块中电阻104与电容105并联且与时钟信号检测模块串联。时钟信号 检测模块和电压产生模块组成电路，所述电路的输出节点netl的电压随着时钟信号的变 化而变动。输出节点netl的信号经反相器106放大整形后输出。图1所示的时钟信号检测装置的工作时序如图2所示，在tl’时刻前，时钟信号固 定在低电平。开关102为开启状态，电容101未充电，开关103与开关102状态相反，为闭 合状态。时钟信号检测装置中的电阻104与地相连，节点netl的电平为低，输出信号out 为高。在tl’时亥lj，时钟信号变成高电平，开关102闭合，开关103与开关102状态相反， 为开启状态。VDD通过开关102给电容101充电，电容101的下极板电压变为VDD的电压 V (VDD)。在时钟启动后第一个下降沿，tl时刻，时钟信号变为低电平，开关102开启，开关 103闭合，电容101通过开关103将部分电荷分配给电容105，节点netl的电压V(netl)工变为 其中C1(I1、C1(I5分别是电容101、电容105的电容值。完成电荷分配后，电容101和电容105通过电阻104放电。在时钟启动后第一个下降沿后的第一个上升沿，t2’时刻前，因为电容101和电容 105通过电阻104放电，netl电压下降=V(netlV —(C| I+Cl。5)其中T1是时钟信号19低脉冲持续时间，R104是电阻104的电阻值。t2'时亥lj，时钟信号再次变成高电平，开关102闭合，开关103开启，VDD通过 开关102给电容101充电，电容101的下极板电压变为VDD的电压V(VDD)；电容105继 续通过电阻104放电。在时钟启动后第一个下降沿后的下一个下降沿，即t2时刻前， 因为电容105继续通过电阻104放电。经过时钟信号一个周期后，netl电压总共下降 其中 T2 是时钟信号高脉冲持续时间，这时netl的电压变为V (Iietl)本文档来自技高网...

【技术保护点】
一种时钟信号检测装置，其特征在于，该装置包括：时钟信号检测模块，该模块包括电容和至少两个开关，用于检测输入的时钟信号，并根据时钟信号开启或闭合所述开关；电压产生模块，用于接收来自时钟信号检测模块输出的电压，并根据所述开关的开启闭合状态进行电压充放电；输出模块，用于输出所述时钟信号检测模块与电压产生模块连接节点的电压信号。

【技术特征摘要】

【专利技术属性】
技术研发人员：旷章曲，陈杰，刘志碧，
申请(专利权)人：北京思比科微电子技术股份有限公司，
类型：发明
国别省市：11[中国|北京]