【技术实现步骤摘要】
本专利技术涉及显示，具体涉及一种栅极驱动电路及显示装置。
技术介绍
1、现有的栅极驱动电路中，下拉输出晶体管的栅极一般会与电容电性连接，以便维持下拉输出晶体管的栅极电位。但在下拉输出晶体管的栅极电位被下拉时，下拉输出晶体管的栅极所电性连接的电容具有的充电速率会影响栅极驱动电路所输出的栅极控制信号scan波形，使得栅极控制信号scan由高电位跳变至低电位的过程中出现台阶，如图1所示，导致应用栅极控制信号的显示面板在显示时易出现串扰等问题。
技术实现思路
1、本专利技术实施例提供一种栅极驱动电路及显示装置，可以改善栅极控制信号由高电位跳变至低电位的过程中所出现的台阶。
2、本专利技术实施例提供一种栅极驱动电路，包括下拉控制模块、上拉控制模块、加速控制模块以及输出模块。所述下拉控制模块与时钟信号线及第一节点电性连接，所述下拉控制模块根据所述时钟信号线传输的时钟信号拉低所述第一节点的电位。所述上拉控制模块与所述第一节点、第二节点及所述时钟信号线电性连接，所述上拉控制模块根据所述时钟信号及级传信号抬升所述第一节点的电位及控制所述第二节点的电位。所述输出模块包括第一输出晶体管，所述第一输出晶体管的控制端与第三节点电性连接，所述第一输出晶体管的输入端与第一电压端电性连接，所述第一输出晶体管的输出端与所述栅极驱动电路的信号输出端电性连接。所述加速控制模块电性连接于所述第二节点和所述第三节点之间，所述加速控制模块用于加速控制所述第一输出晶体管导通。
3、可选地，在本专利技术的
4、可选地，在本专利技术的一些实施例中，所述加速控制模块包括加速控制晶体管及第一屏蔽晶体管，所述加速控制晶体管的控制端与所述第二节点电性连接，所述加速控制晶体管的输入端与所述第二节点电性连接，所述加速控制晶体管的输出端与所述第三节点电性连接；所述第一屏蔽晶体管的控制端与所述第一电压端电性连接，所述第一屏蔽晶体管的输入端与所述第二节点电性连接，所述第一屏蔽晶体管的输出端与所述第三节点电性连接。
5、可选地，在本专利技术的一些实施例中，所述级传输入单元包括级传输入晶体管，所述级传输入晶体管的控制端与所述第一时钟信号线电性连接，所述级传输入晶体管的输入端被配置为接收所述级传信号，所述级传输入晶体管的输出端与所述第二节点电性连接。所述电位维持单元包括第一维持晶体管、第二维持晶体管及第一电容，所述第一维持晶体管的控制端与所述第四节点电性连接，所述第一维持晶体管的输入端与第二电压端电性连接，所述第一维持晶体管的输出端与所述第二维持晶体管的输出端电性连接，所述第二维持晶体管的输入端与所述第二时钟信号线电性连接，所述第二维持晶体管的控制端与所述第二节点电性连接，所述第一电容串联于所述第二节点和所述第二维持晶体管的输出端之间。
6、可选地，在本专利技术的一些实施例中，所述上拉控制模块包括上拉控制单元，所述上拉控制单元包括上拉控制晶体管，所述上拉控制晶体管的控制端与所述第二节点电性连接，所述上拉控制晶体管的输入端与第二电压端电性连接，所述上拉控制晶体管的输出端与所述第一节点电性连接。
7、可选地，在本专利技术的一些实施例中，所述下拉控制模块包括第一晶体管、第二晶体管、第三晶体管、第四晶体管以及第二电容。所述第一晶体管的控制端与所述第一时钟信号线电性连接，所述第一晶体管的输入端与第一电压端电性连接，所述第一晶体管的输出端与所述第四节点电性连接。所述第二晶体管的控制端与所述第二节点电性连接，所述第二晶体管的输入端与所述第一时钟信号线电性连接，所述第二晶体管的输出端与所述第四节点电性连接。所述第三晶体管的控制端与所述第四节点电性连接，所述第三晶体管的输入端与所述第二时钟信号线电性连接。所述第四晶体管的控制端与所述第二时钟信号线电性连接，所述第四晶体管的输入端和输出端电性连接于所述第三晶体管的输出端和所述第一节点之间。所述第二电容串联于所述第三晶体管的控制端与所述第三晶体管的输出端之间。
8、可选地，在本专利技术的一些实施例中，所述栅极驱动电路还包括第二屏蔽晶体管，所述第二屏蔽晶体管的控制端与所述第一电压端电性连接，所述第二屏蔽晶体管的输入端与所述第四节点电性连接，所述第二屏蔽晶体管的输出端与所述第三晶体管的控制端电性连接。
9、可选地，在本专利技术的一些实施例中，所述输出模块包括第二输出晶体管以及第三电容。所述第二输出晶体管的控制端与所述第一节点电性连接，所述第二输出晶体管的输入端与第二电压端电性连接，所述第二输出晶体管的输出端与所述信号输出端电性连接。所述第三电容串联于所述第二输出晶体管的所述输入端与所述第二输出晶体管的控制端之间。
10、可选地，在本专利技术的一些实施例中，所述栅极驱动电路还包括重置晶体管，所述重置晶体管的控制端与重置控制线电性连接，所述重置晶体管的输入端与所述第一电压端电性连接，所述重置晶体管的输出端与所述第二节点电性连接。
11、本专利技术还提供一种显示装置，包括任一上述的栅极驱动电路。
12、本专利技术提供一种栅极驱动电路及显示装置，栅极驱动电路包括下拉控制模块、上拉控制模块、加速控制模块以及输出模块。下拉控制模块根据时钟信号拉低第一节点的电位，上拉控制模块根据时钟信号及级传信号抬升第一节点的电位及控制第二节点的电位；输出模块包括第一输出晶体管，第一输出晶体管根据第三节点的电位将第一电压输出至栅极驱动电路的信号输出端，加速控制模块电性连接于第二节点和第三节点之间，加速控制模块用于加速控制第一输出晶体管导通，以在信号输出端由输出第二电压转换为输出第一电压的过程中，加速控制第一输出晶体管完全导通，以改善栅极控制信号具有台阶，导致应用栅极控制信号的显示面板在显示时易出现串扰等问题。显示装置包括栅极驱动电路。
本文档来自技高网...【技术保护点】
1.一种栅极驱动电路，其特征在于，包括：
2.根据权利要求1所述的栅极驱动电路，其特征在于，所述时钟信号线包括传输第一时钟信号的第一时钟信号线和传输第二时钟信号的第二时钟信号线；所述上拉控制模块包括：
3.根据权利要求2所述的栅极驱动电路，其特征在于，所述加速控制模块包括：
4.根据权利要求2所述的栅极驱动电路，其特征在于，
5.根据权利要求2所述的栅极驱动电路，其特征在于，所述上拉控制模块包括：
6.根据权利要求2所述的栅极驱动电路，其特征在于，所述下拉控制模块包括：
7.根据权利要求6所述的栅极驱动电路，其特征在于，还包括：
8.根据权利要求1所述的栅极驱动电路，其特征在于，所述输出模块还包括：
9.根据权利要求1所述的栅极驱动电路，其特征在于，还包括：
10.一种显示装置，其特征在于，包括如权利要求1～9任一所述的栅极驱动电路。
【技术特征摘要】
1.一种栅极驱动电路，其特征在于，包括：
2.根据权利要求1所述的栅极驱动电路，其特征在于，所述时钟信号线包括传输第一时钟信号的第一时钟信号线和传输第二时钟信号的第二时钟信号线；所述上拉控制模块包括：
3.根据权利要求2所述的栅极驱动电路，其特征在于，所述加速控制模块包括：
4.根据权利要求2所述的栅极驱动电路，其特征在于，
5.根据权利要求2所述的栅极驱动电路，其特征在于，...
【专利技术属性】
技术研发人员：刘毅，
申请(专利权)人：武汉华星光电半导体显示技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。