【技术实现步骤摘要】
本案关于突波电流的防范技术，特别是一种可避免内部晶体管被突波电流击穿而损坏的输入/输出端口电路及其芯片。
技术介绍
1、突波(surge)电流是指在电路中瞬间出现的过载电流，而可能对电路造成损坏。在一个电路中，金属氧化物半导体场效应晶体管(mosfet)的漏极端会连接到输入/输出垫。然而，此金属氧化物半导体场效应晶体管的漏极端因未有额外的接线连接至此而致使其阻抗较低。因此，当有突波电流经由输入/输出垫输入时，此大电流将集中在金属氧化物半导体场效应晶体管的漏极端，而致使金属氧化物半导体场效应晶体管因被击穿而损坏。
技术实现思路
1、本案提供一种输入/输出端口电路。在一个实施例中，输入/输出端口电路包含输入/输出垫、晶体管以及导电绕线。晶体管具有第一连接端与第二连接端。晶体管的第一连接端透过导电接线电性连接至输入/输出垫，且第二连接端电性连接另一晶体管。导电绕线电性连接于晶体管的第一连接端。导电绕线用以提供串阻，以于突波电流经由输入/输出垫输入时，迫使突波电流流往另一晶体管。
2、在一些实施例中，晶体管的第一连接端仅电性连接到输入/输出垫与导电绕线。
3、在一些实施例中，导电接线与至少部分的导电绕线在布局中位于不同的金属层。
4、在一些实施例中，导电绕线在布局中包含依序相接的第一连接段、绕线段与第二连接段。第一连接段与第二连接段分别电性连接到晶体管的第一连接端，且第一连接段不接触于第二连接段。
5、在一些实施例中，导电绕线与导电接线在布局
6、在一些实施例中，导电绕线的绕线段至少部分地重叠于晶体管的布局。
7、在一些实施例中，导电绕线的绕线段至少部分地重叠于晶体管的控制端的布局。
8、在一些实施例中，导电绕线的绕线段不重叠于晶体管的第二连接端的布局。
9、在一些实施例中，导电绕线的第一连接段相对且平行于第二连接段。导电绕线的绕线段包含依序相接的第一绕线部、第二绕线部、第三绕线部、第四绕线部与第五绕线部。导电绕线的绕线段是以第一绕线部连接于第一连接段且以第五绕线部连接于第二连接段。第二绕线部相对于第一连接段。第四绕线部相对于第二连接段。第一绕线部与第五绕线部分别相对于第三绕线部。
10、在一些实施例中，第三绕线部包含依序相接的第一子绕线、第二子绕线、第三子绕线、第四子绕线与第五子绕线。第三绕线部是以第一子绕线连接于第二绕线部，且以第五子绕线连接于第四绕线部。第一子绕线相对于第一绕线部。第五子绕线相对于第五绕线部。第二子绕线相对于第四子绕线。
11、本案另提供一种芯片。在一个实施例中，芯片包含任一实施例的输入/输出端口电路。
12、以下在实施方式中详细叙述本案的详细特征以及优点，其内容足以使任何熟习相关技艺者了解本案的
技术实现思路
并据以实施，且根据本说明书所揭露的内容、申请专利范围及图式，任何熟习相关技艺者可轻易地理解本案相关的目的及优点。
【技术保护点】
1.一种输入/输出端口电路，包含：
2.如权利要求1所述的输入/输出端口电路，其中该晶体管的该第一连接端仅电性连接到该输入/输出垫以及该导电绕线。
3.如权利要求1所述的输入/输出端口电路，其中在布局中，该导电接线与至少部分的该导电绕线位于不同的金属层。
4.如权利要求1所述的输入/输出端口电路，其中在布局中，该导电绕线包含依序相接的第一连接段、绕线段与第二连接段，该第一连接段与该第二连接段分别电性连接到该晶体管的该第一连接端，且该第一连接段不接触该第二连接段。
5.如权利要求4所述的输入/输出端口电路，其中该导电绕线与该导电接线位于同一金属层，且该导电绕线的该绕线段不重叠于该导电接线。
6.如权利要求4所述的输入/输出端口电路，其中该绕线段至少部分地重叠于该晶体管的布局。
7.如权利要求6所述的输入/输出端口电路，其中该绕线段至少部分地重叠于该晶体管的控制端的布局。
8.如权利要求4所述的输入/输出端口电路，其中该绕线段不重叠于该晶体管的该第二连接端的布局。
9.如权利要求4所述的输
10.如权利要求9所述的输入/输出端口电路，其中该第三绕线部包含依序相接的第一子绕线、第二子绕线、第三子绕线、第四子绕线与第五子绕线，该第三绕线部以该第一子绕线连接于该第二绕线部且以该第五子绕线连接于该第四绕线部，该第一子绕线相对于该第一绕线部，该第五子绕线相对于该第五绕线部，且该第二子绕线相对于该第四子绕线。
...【技术特征摘要】
1.一种输入/输出端口电路，包含：
2.如权利要求1所述的输入/输出端口电路，其中该晶体管的该第一连接端仅电性连接到该输入/输出垫以及该导电绕线。
3.如权利要求1所述的输入/输出端口电路，其中在布局中，该导电接线与至少部分的该导电绕线位于不同的金属层。
4.如权利要求1所述的输入/输出端口电路，其中在布局中，该导电绕线包含依序相接的第一连接段、绕线段与第二连接段，该第一连接段与该第二连接段分别电性连接到该晶体管的该第一连接端，且该第一连接段不接触该第二连接段。
5.如权利要求4所述的输入/输出端口电路，其中该导电绕线与该导电接线位于同一金属层，且该导电绕线的该绕线段不重叠于该导电接线。
6.如权利要求4所述的输入/输出端口电路，其中该绕线段至少部分地重叠于该晶体管的布局。
7.如权利要求6所述的输入/输出端口电路，其中该绕线段至少部分地重叠于该晶...
【专利技术属性】
技术研发人员：游思颖，古辰宣，林尚宏，戴昆育，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。