【技术实现步骤摘要】
本公开涉及工作周期调整，尤其涉及具有改善功率及噪声表现的工作周期(duty-cycle)调整电路。
技术介绍
1、现今许多电子电路需要精确的时钟(clock)以供正常运行。时钟是一种在低电平及高电平之间周期性地反复切换的电压信号。电压信号维持在高电平的时间百分比被称为工作周期。许多电路的时钟需要特定的工作周期，以提供最佳化的性能。例如，在多相时钟系统中同时使用时钟的上升缘及下降缘，且通常需要50％的工作周期。然而，时钟的实际工作周期可能偏离期望值。工作周期调整电路通常用于使时钟具有其大致所需的工作周期。如图1a所示，现有技术的工作周期调整电路是依赖于使用反相器110作为时钟缓冲器，并用以接收输入时钟及将输出时钟输出。反相器110包含p型金属氧化物半导体(p-channelmetal oxide semiconductor，pmos)晶体管111及n型金属氧化物半导体(n-channel metaloxide semiconductor，nmos)晶体管112。在本文中，“vdd”表示为电源节点，“vss”表示为接地节点。输入时钟的高到低转变(high-to-low transition)引起输出时钟的低到高转变(low-to-high transition)，且输出时钟的低到高转变的延迟取决于pmos晶体管111所提供的上拉(pull-up)强度，而输入时钟的低到高转变引起输出时钟的高到低转变，且输出时钟的高到低转变的延迟取决于nmos晶体管112所提供的下拉(pull-down)强度。当上拉强度相同于下拉强度时，对应的转变的延
2、使用反相器110作为时钟缓冲器且调整其中的mos晶体管的宽度以调整工作周期的缺点是，mos晶体管是噪声的主要贡献者。具体来说，mos晶体管贡献了一种被称为“闪烁噪声(flicker noise)”的低频噪声，其在许多应用中是有害的。此外，反相器110敏感于电源节点vdd或是接地节点vss的噪声；电源节点vdd或是接地节点vss的任何噪声皆可以调制输出时钟的工作周期。
3、在美国专利7,913,199中，“boerstler et al”记载一种工作周期调整电路，其依赖于使用与电阻串联的pmos晶体管(nmos晶体管)，以决定上拉强度(下拉强度)并通过调整电阻的电阻值来调整输出时钟的工作周期。如图1b所示，工作周期调整电路120包含pmos晶体管121、nmos晶体管122、第一电阻123及第二电阻124。pmos晶体管121与第一电阻123共同决定输出时钟的上拉强度，而nmos晶体管122及第二电阻124共同决定输出时钟的下拉强度。通过调整第一电阻123或是第二电阻124的电阻值，可以调整输出时钟的工作周期，从而调整上拉相对于下拉的相对强度。然而，“boerstler et al”的主要目的是减少pvt(工艺、电压、温度)变化，而没有考虑噪声的影响。因此，“boerstler et al”启示人们选择第一电阻123(第二电阻124)的电阻值为大约小于pmos晶体管121(nmos晶体管122)的电阻值的十分之一；如此，pmos晶体管121(nmos晶体管122)所产生的噪声大于第一电阻123(第二电阻124)所产生的噪声，且没有解决pmos晶体管121或是nmos晶体管122所产生的闪烁噪声的问题。此外，可以调制输出时钟的工作周期的电源节点vdd或是接地节点vss的噪声并没有被考虑。
4、在美国专利11,005,467中，“lin”记载一种工作周期调整电路，其可以有效缓解电源或是接地的闪烁噪声及噪声。
5、在美国专利7,913,199及美国专利11,005,467中，通过调整可调的反相器的上拉及下拉之间的相对强度，来调整工作周期，且根据控制信号可以增加或是降低工作周期。此外，为了实现较广泛的调整范围，多个可调的反相器是被串接的(cascaded)。于此具有两个缺点。第一点，可调的反相器在提供可调性方面必需付出额外代价(overhead)，且不可避免地会劣化电路的品质因数(figure of merit)(例如在本领域技术人员所关注的集成电路实施例中的功耗及布局面积方面，导致低劣的品质因数)。第二点，即使输入时钟已经具有本领域技术人员所期望的工作周期，输入时钟仍需要沿着串接的可调的反相器传递，造成不必要的功率的浪费以及电路噪声的积累。
6、本领域技术人员所期望的是一种工作周期调整电路，其无需依赖于使用可调的反相器，且可以避免功率的浪费及电路噪声的增加。
技术实现思路
1、本公开的一目的是利用单向的工作周期(duty)调整电路及前置的条件反相电路以达到双向的工作周期调整，从而避免使用直白的(outright)双向工作周期调整电路的额外代价。
2、本公开的另一目的是渐进地(逐步地)启动部分的工作周期调整电路，以渐进地调整时钟的工作周期，如此启动所需的电路可以避免功率的浪费及电路噪声的增加。
3、在一实施例中，工作周期调整电路包含一条件反相电路，用以接收一输入时钟，并根据一反相致能信号输出一条件反相时钟；及一单向工作周期调整电路，包含一不均匀时钟缓冲器及一不均匀时钟多工器链，不均匀时钟多工器链包含n个不均匀时钟多工器，其中n为大于1的整数，n个不均匀时钟多工器被串接且由一n位元控制码控制，其中n个不均匀时钟多工器的每一者从条件反相电路或是对应的前置的不均匀时钟多工器接收一对应的第一输入，从对应的后继的不均匀时钟多工器或是不均匀时钟缓冲器接收一对应的第二输入，并根据n位元控制码的一对应的位元，输出一对应的第一输出至对应的后继的不均匀时钟多工器或是不均匀时钟缓冲器，且输出一对应的第二输出至对应的前置的不均匀时钟多工器或是作为一输出时钟。
4、在一实施例中，工作周期调整方法包含：条件性地反相一输入时钟为一条件反相时钟；及根据表示工作周期调整量的一整数，在单方向上调整条件反相时钟的工作周期，使用一不均匀时钟缓冲器及多个不均匀时钟多工器，所述多个不均匀时钟多工器被串接且随着整数的增量而渐进地被启动。<本文档来自技高网...
【技术保护点】
1.一种工作周期调整电路，包含：
2.如权利要求1所述的工作周期调整电路，其中，该单向工作周期调整电路为一工作周期增加电路，以使该输出时钟的工作周期大于该条件反相时钟的工作周期且无关于该N位元控制码的值。
3.如权利要求1所述的工作周期调整电路，其中，该单向工作周期调整电路为一工作周期缩减电路，以使该输出时钟的工作周期小于该条件反相时钟的工作周期且无关于该N位元控制码的值。
4.如权利要求1所述的工作周期调整电路，还包含一编码器，用以将一整数编码至该N位元控制码中，其中该整数不小于零且不大于N。
5.如权利要求1所述的工作周期调整电路，其中，该N个不均匀时钟多工器的每一者由一不均匀时钟多工器电路实例化，该不均匀时钟多工器电路分别从一第一输入接脚及一第二输入接脚接收该第一输入及该第二输入，并根据一控制接脚所提供的一控制信号，分别通过一第一输出接脚及一第二输出接脚输出该第一输出及该第二输出。
6.如权利要求5所述的工作周期调整电路，其中，若该控制信号为第一值时，该第一输入以具有一第一变化量的工作周期传递至该第二输出；若该控制
7.如权利要求6所述的工作周期调整电路，其中，该不均匀时钟多工器电路包含：
8.如权利要求7所述的工作周期调整电路，其中，该第一与非门、该第二与非门及该第三与非门中的每一者包含被并入的一电阻，以弱化上拉强度或是下拉强度。
9.一种工作周期调整方法，包含：
10.如权利要求9所述的工作周期调整方法，其中，根据表示工作周期调整量的该整数，在单方向上调整该条件反相时钟的工作周期包含使用一单向工作周期调整电路，其中该单向工作周期调整电路包含一不均匀时钟缓冲器及多个不均匀时钟多工器，所述多个不均匀时钟多工器被串接且随着该整数的增量而渐进地被启动。
...【技术特征摘要】
1.一种工作周期调整电路，包含：
2.如权利要求1所述的工作周期调整电路，其中，该单向工作周期调整电路为一工作周期增加电路，以使该输出时钟的工作周期大于该条件反相时钟的工作周期且无关于该n位元控制码的值。
3.如权利要求1所述的工作周期调整电路，其中，该单向工作周期调整电路为一工作周期缩减电路，以使该输出时钟的工作周期小于该条件反相时钟的工作周期且无关于该n位元控制码的值。
4.如权利要求1所述的工作周期调整电路，还包含一编码器，用以将一整数编码至该n位元控制码中，其中该整数不小于零且不大于n。
5.如权利要求1所述的工作周期调整电路，其中，该n个不均匀时钟多工器的每一者由一不均匀时钟多工器电路实例化，该不均匀时钟多工器电路分别从一第一输入接脚及一第二输入接脚接收该第一输入及该第二输入，并根据一控制接脚所提供的一控制信号，分别通过一第一输出接脚及一第二输出接脚输出该第一输出及该第二输出。
【专利技术属性】
技术研发人员：林嘉亮，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。