【技术实现步骤摘要】
本申请涉及电路板布线，尤其涉及一种pcb板和电子设备。
技术介绍
1、随着并行总线的信号速率越来越高，使得信号传输延迟对时序的要求增大，信号要能正常工作就必须满足一定的时序要求，在pcb设计中通过控制走线长度匹配来保证系统的时序，对所有走线进行等长处理，使全部走线长度控制在一个长度误差范围内(例如：内存条的等长要求时钟差分线对内误差范围控制在+/-10mil，地址线、控制线之间误差范围控制在+/-10mil)，从而满足时序要求。
2、但由于pcb板材的固有属性，即pcb板内层和表面存在介电常数的差异，导致走线长度相等的情况下，信号传播时延也会不一致，使得信号传播出现延时问题。
技术实现思路
1、本申请的目的是提供一种pcb板和电子设备，以改善等长线路出现延时问题。
2、本申请公开了一种pcb板，所述pcb板包括基材以及含有多条并行总线的等长线组，所述等长线组包括第一并行总线和第二并行总线，所述第一并行总线包括第一区域线段和第二区域线段，所述第一区域线段位于所述基材的表面，所述第二区域线段位于所述基材的内部；所述第二并行总线包括第三区域线段和第四区域线段，所述第三区域线段位于所述基材的表面，所述第四区域线段位于所述基材的内部；其中，电信号在所述第一区域线段和所述第三区域线段的传输速度为v1，电信号在所述第二区域线段和所述第四区域线段的传输速度为v2；所述第一区域线段的长度与倍所述第二区域线段的长度之和，等于所述第三区域线段的长度与倍所述第四区域线段的长度之和。
3、可选的，所述传输速度v1和v2分别满足下列关系式：且其中，εr为所述基材的介电常数，εe为综合介电常数，c等于光速，w表示所述第二区域线段和所述第四区域线段的线宽，h表示所述基材厚度，t表示所述第二区域线段和所述第四区域线段的厚度。
4、可选的，当所述基材的介电常数εr在3.7至4.7之间时，在1.15至1.2之间。
5、可选的，所述第一区域线段设置在所述基材的顶层和/或底层，所述第三区域线段设置在所述基材的顶层和/或底层。
6、可选的，所述第二区域线段设置在所述基材的过孔中和/或所述基材的内层中，所述第四区域线段设置在所述基材的过孔中和/或所述基材的内层中。
7、可选的，所述第一区域线段设置在所述基材的顶层，所述第二区域线段设置在所述基材的过孔中和所述基材的内层中；或者，所述第一区域线段设置在所述基材的顶层和底层，所述第二区域线段设置在所述基材的过孔中和所述基材的内层中；或者，所述第一区域线段设置在所述基材的顶层和底层，所述第二区域线段设置在所述基材的过孔中；或者，所述第一区域线段设置在所述基材的底层，所述第二区域线段设置在所述基材的过孔中和所述基材的内层中。
8、可选的，所述等长线组包括第三并行总线，所述第三并行总线设置在所述基材的底层，所述第三并行总线的长度，等于所述第一区域线段的长度与倍所述第二区域的长度之和。
9、可选的，所述基材包括堆叠设置的第一基层和第二基层，所述第一基层和第二基层的材料不相同，所述第一基层远离所述第二基层的一面为所述基材的顶层，所述第二基层顶层远离所述第一基层的一面为所述基材的底层；所述第一区域线段设置在所述基材的顶层和底层，所述第二区域线段设置在所述第一基层和所述第二基层内部；
10、εe＝εe1+εe2，
11、
12、其中，εr1为所述第一基层的介电常数，εr2为所述第二基层的介电常数，c等于光速，w表示所述第二区域线段和所述第四区域线段的线宽，h1表示所述第一基层厚度，h2表示所述第二基层厚度，t表示所述第二区域线段和所述第四区域线段的厚度。
13、可选的，所述等长线组包括地址线和控制线。
14、本申请还公开了一种电子设备，所述电子设备包括如上所述的pcb板。
15、相对于直接通过一个固定的补偿系数对等长线组中基材表面走线或基材内部走线的长度设计进行补偿，以使得电信号通过等长线组中不同走线后不容易出现延迟问题的方案来说。本申请不限定固定的补偿系数，避免不同基材的材料本身对信号干扰问题，并根据电信号走线在基材表面和基材内部之间的传输低速比值来确定补偿系数，然后对第一区域线段和第三区域线段进行补偿设计，或者对第二区域线段和第四区域线段进行补偿设计，使得电信号在等长线组中不同并行总线上传输所花费的时间相同，从而避免造成传播延迟的问题。
本文档来自技高网...【技术保护点】
1.一种PCB板，其特征在于，包括基材以及含有多条并行总线的等长线组，所述等长线组包括第一并行总线和第二并行总线，所述第一并行总线包括第一区域线段和第二区域线段，所述第一区域线段位于所述基材的表面，所述第二区域线段位于所述基材的内部；所述第二并行总线包括第三区域线段和第四区域线段，所述第三区域线段位于所述基材的表面，所述第四区域线段位于所述基材的内部；
2.如权利要求1所述的PCB板，其特征在于，所述传输速度V1和V2分别满足下列关系式：
3.如权利要求1所述的PCB板，其特征在于，当所述基材的介电常数εr在3.7至4.7之间时，在1.15至1.2之间。
4.如权利要求1所述的PCB板，其特征在于，所述第一区域线段设置在所述基材的顶层和/或底层，所述第三区域线段设置在所述基材的顶层和/或底层。
5.如权利要求1所述的PCB板，其特征在于，所述第二区域线段设置在所述基材的过孔中和/或所述基材的内层中，所述第四区域线段设置在所述基材的过孔中和/或所述基材的内层中。
6.如权利要求4或5所述的PCB板，其特征在于，所述第一区域
7.如权利要求6所述的PCB板，其特征在于，所述等长线组包括第三并行总线，所述第三并行总线设置在所述基材的底层，所述第三并行总线的长度，等于所述第一区域线段的长度与倍所述第二区域的长度之和。
8.如权利要求1所述的PCB板，其特征在于，所述基材包括堆叠设置的第一基层和第二基层，所述第一基层远离所述第二基层的一面为所述基材的顶层，所述第二基层顶层远离所述第一基层的一面为所述基材的底层；所述第一区域线段设置在所述基材的顶层和底层，所述第二区域线段设置在所述第一基层和所述第二基层内部；
9.如权利要求1所述的PCB板，其特征在于，所述等长线组包括地址线和控制线。
10.一种电子设备，其特征在于，包括如权利要求1-9任意一项所述的PCB板。
...【技术特征摘要】
1.一种pcb板，其特征在于，包括基材以及含有多条并行总线的等长线组，所述等长线组包括第一并行总线和第二并行总线，所述第一并行总线包括第一区域线段和第二区域线段，所述第一区域线段位于所述基材的表面，所述第二区域线段位于所述基材的内部；所述第二并行总线包括第三区域线段和第四区域线段，所述第三区域线段位于所述基材的表面，所述第四区域线段位于所述基材的内部；
2.如权利要求1所述的pcb板，其特征在于，所述传输速度v1和v2分别满足下列关系式：
3.如权利要求1所述的pcb板，其特征在于，当所述基材的介电常数εr在3.7至4.7之间时，在1.15至1.2之间。
4.如权利要求1所述的pcb板，其特征在于，所述第一区域线段设置在所述基材的顶层和/或底层，所述第三区域线段设置在所述基材的顶层和/或底层。
5.如权利要求1所述的pcb板，其特征在于，所述第二区域线段设置在所述基材的过孔中和/或所述基材的内层中，所述第四区域线段设置在所述基...
【专利技术属性】
技术研发人员：徐张坤，俞文全，
申请(专利权)人：深圳市时创意电子有限公司，
类型：新型
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。