System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 一种基于超声电机超高性能输出的频率差调节电路及方法技术_技高网

一种基于超声电机超高性能输出的频率差调节电路及方法技术

技术编号:40163727 阅读:7 留言:0更新日期:2024-01-26 23:36
本发明专利技术公开了一种基于超声电机超高性能输出的频率差调节电路及方法,涉及行波型超声电机技术领域,该电路包括:预分频计数器、或门和主分频计数器;预分频计数器的CK端输入系统时钟频率,预分频计数器的D端输入给定Hz分频比,预分频计数器的输出端与或门的第二输入端连接;或门的第一输入端输入系统时钟频率,或门的输出端与主分频计数器的CK端连接,主分频计数器的D端输入给定主分频比,主分频计数器的输出端输出驱动信号频率。本发明专利技术通过改变原有数字分频计数器的CK时钟频率,实现对PWM驱动信号的频率间隔调节,以使得超声电机能够在超高稳定性工程领域中得到有效可靠的应用。

【技术实现步骤摘要】

本专利技术涉及行波型超声电机,特别涉及一种基于超声电机超高性能输出的频率差调节电路及方法


技术介绍

1、超声电机具有摩擦驱动、断电自锁、响应速度快、力矩/质量比大、无电磁干扰等特点。行波型超声电机要能够正常旋转,需用20khz以上的超音频正弦信号频率来驱动。超声电机驱动控制器的信号发生器,通常是将高达几十乃至数百mhz的系统clock时钟频率,经由数字分频计数器除以整数分频比值后,可得到一系列离散的pwm驱动信号频率。例如:66mhz的clock时钟频率,除以1466、1467~1649、1650整数分频比,可得到45.020khz、44.989khz~40.024khz、40khz离散的方波pwm驱动信号频率,可满足60mm外径的行波型超声电机实际工作频率范围约为40khz(反谐振模态频率)~45khz的要求,这时电机旋转速度约为180rpm~5rpm之间。1466与1467整数分频比的pwm驱动信号频率差约为31hz,因远离模态频率电机实测速度差约为0.6rpm@31hz。1649与1650整数分频比的pwm驱动信号频率差约为24hz,因接近反谐振模态频率电机实测速度差约为20rpm@24hz。若以调频方式来调节电机输出速度的话,仅能实现约为10%@当前速度的速度稳定度。而在控制力矩陀螺cmg、捕获/指向/跟踪apt、空间引力波探测、激光光束合成、逆合成孔径激光isal等超高稳定性工程领域,往往要求电机具有不大于0.5%速度稳定度@给定速度的超高性能指标。使用一种称之为小数分频的乘法级联、积分、相位累加分频计数逻辑电路,可以实现pwm驱动信号的hz频率间隔的调节。因需要使用外部器件来配置小数分频计数逻辑电路,增加了成本且不符合本案例专利技术嵌入式mcu单芯片解决方案。


技术实现思路

1、本专利技术的目的是提供一种基于超声电机超高性能输出的频率差调节电路及方法,通过改变原有数字分频计数器的ck时钟频率,实现对pwm驱动信号的频率间隔调节,以使得超声电机能够在超高稳定性工程领域中得到有效可靠的应用。

2、为实现上述目的,本专利技术提供了如下方案:

3、一种基于超声电机超高性能输出的频率差调节电路,包括:预分频计数器、或门和主分频计数器;

4、所述预分频计数器的ck端输入系统时钟频率,所述预分频计数器的d端输入给定hz分频比,所述预分频计数器的输出端与所述或门的第二输入端连接;所述或门的第一输入端输入系统时钟频率,所述或门的输出端与所述主分频计数器的ck端连接,所述主分频计数器的d端输入给定主分频比,所述主分频计数器的输出端输出驱动信号频率。

5、为实现上述目的,本专利技术还提供了如下方案:

6、一种基于超声电机超高性能输出的频率差调节电方法,所述方法应用于上述的基于超声电机超高性能输出的频率差调节电路,所述方法包括:

7、控制输入至主分频计数器的d端的给定主分频比的整数主分频比值保持不变;

8、控制预分频计数器按照给定hz分频比的给定周期,在每个所述给定hz分频比的给定周期中,所述预分频计数器的输出端都会输出一个相当于系统时钟频率周期宽度的‘1’电平;

9、控制或门的第一输入端输入系统时钟频率,第二输入端与所述预分频计数器的输出端连接,所述或门的输出端得到被所述预分频计数器按照给定hz分频比的给定周期,从系统时钟频率中扣除了一个系统时钟频率周期的脉冲频率;

10、控制所述主分频计数器的ck端连接所述或门的输出端,所述主分频计数器的ck端输入的是所述或门的输出端输出的脉冲频率;

11、控制给定主分频比的hz分频比值,使所述主分频计数器的输出端输出驱动信号频率。

12、根据本专利技术提供的具体实施例,本专利技术公开了以下技术效果:

13、本专利技术使用嵌入式mcu单芯片内置的预分频计数器与或门两逻辑组件,一并构成了针对系统时钟频率的脉冲扣除逻辑运算电路,令主分频计数器ck端的时钟频率,不再是连续系统时钟频率,例如:66mhz。而是被预分频计数器按给出hz分频比的hz分频比值给定周期,从系统时钟频率中扣除了一个系统时钟频率的时钟周期的脉冲频率,使主分频计数器的输出端输出驱动信号频率,能够产生约±0.25hz频率间隔的调节差值。使得超声电机在40khz~45khz工作频率范围内,均可实现约0.1%的速度稳定度。

本文档来自技高网...

【技术保护点】

1.一种基于超声电机超高性能输出的频率差调节电路,其特征在于,包括:预分频计数器、或门和主分频计数器;

2.根据权利要求1所述的基于超声电机超高性能输出的频率差调节电路,其特征在于,所述预分频计数器和所述主分频计数器均为减法计数器逻辑分频电路。

3.根据权利要求1所述的基于超声电机超高性能输出的频率差调节电路,其特征在于,当所述预分频计数器的CK端接收系统时钟频率的脉冲信号上升沿,触发所述预分频计数器对所述给定Hz分频比作减一逻辑运算;若所述预分频计数器的计数值大于1,则所述预分频器的输出端输出‘0’电平;若所述预分频计数器的计数值等于1,则所述预分频计数器的输出端输出‘1’电平;若所述预分频器的计数值等于0,则所述预分频计数器将重载所述给定Hz分频比。

4.根据权利要求3所述的基于超声电机超高性能输出的频率差调节电路,其特征在于,当所述预分频计数器的输出端输出‘1’电平,在所述或门的输出端扣除一个相当于所述系统时钟频率的周期的脉冲频率;当所述预分频计数器的输出端输出‘0’电平时,所述或门的输出端的脉冲信号由所述系统时钟频率决定。

5.根据权利要求1所述的基于超声电机超高性能输出的频率差调节电路,其特征在于,当所述主分频计数器的CK端接收所述或门的输出端的脉冲信号上升沿,触发所述主分频计数器对所述给定主分频比作减一逻辑运算;若所述主分频计数器的计数值大于等于1/2主分频比,则所述主分频计数器的输出端输出‘1’电平;若所述主分频计数器的计数值小于1/2主分频比,则所述主分频计数器的输出端输出‘0’电平;若所述主分频计数器的计数值等于0,则所述主分频计数器将重载所述给定主分频比。

6.一种基于超声电机超高性能输出的频率差调节电方法,所述方法应用于权利要求1-5任一项所述的基于超声电机超高性能输出的频率差调节电路,所述方法包括:

...

【技术特征摘要】

1.一种基于超声电机超高性能输出的频率差调节电路,其特征在于,包括:预分频计数器、或门和主分频计数器;

2.根据权利要求1所述的基于超声电机超高性能输出的频率差调节电路,其特征在于,所述预分频计数器和所述主分频计数器均为减法计数器逻辑分频电路。

3.根据权利要求1所述的基于超声电机超高性能输出的频率差调节电路,其特征在于,当所述预分频计数器的ck端接收系统时钟频率的脉冲信号上升沿,触发所述预分频计数器对所述给定hz分频比作减一逻辑运算;若所述预分频计数器的计数值大于1,则所述预分频器的输出端输出‘0’电平;若所述预分频计数器的计数值等于1,则所述预分频计数器的输出端输出‘1’电平;若所述预分频器的计数值等于0,则所述预分频计数器将重载所述给定hz分频比。

4.根据权利要求3所述的基于超声电机超高性能输出的频率差调节电路,其特征在于,当所述预分频计数器的输出端...

【专利技术属性】
技术研发人员:梁大志赵淳生王亮
申请(专利权)人:南京航空航天大学
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1