System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
本专利技术属于集成电路,具体涉及一种用于带隙基准电路的启动电路。
技术介绍
1、在大规模集成电路系统中,带隙基准电路是必不可少的一部分。带隙基准电路为集成电路系统提供低温漂的参考电压以及电流偏置。因此,用于带隙基准电路的启动电路直接关系到带隙基准电路是否可以正常启动以及稳定工作。
2、现有技术中通常采用nmos管将带隙基准电路中pmos管的栅极向地电位(gnd)下拉,进而启动带隙基准电路,但这种启动方式很容易造成pmos管的栅极电位下拉过度,造成带隙基准电压vbg的过冲。
3、因此,针对上述技术问题,有必要提供一种用于带隙基准电路的启动电路。
技术实现思路
1、有鉴于此,本专利技术的目的在于提供一种用于带隙基准电路的启动电路,以解决启动过程中带隙基准电压vbg过冲的问题。
2、为了实现上述目的,本专利技术一实施例提供的技术方案如下:
3、一种用于带隙基准电路的启动电路,所述带隙基准电路为电压模带隙基准电路,包括运算放大器、第一mos管、第一支路及第二支路,所述第一mos管的第一端与电源电压相连,第二端与输出节点相连,第一支路包括第一双极型晶体管及若干第一匹配电阻,第二支路包括第二双极型晶体管及若干第二匹配电阻,所述运算放大器的第一输入端和第二输入端分别与第一支路和第二支路相连,输出端与第一mos管的控制端相连,输出节点用于输出带隙基准电压vbg,所述启动电路包括:
4、上拉电阻及第二mos管,所述上拉电阻的第一端与电源电压
5、控制管,所述控制管的第一端与输出节点相连,第二端与第一mos管的控制端相连,控制端与上拉电阻的第二端相连。
6、一实施例中,所述第一mos管为pmos管,第一端为源极,第二端为漏极,控制端为栅极;和/或,
7、所述控制管和第二mos管均为nmos管,第一端为源极,第二端为漏极,控制端为栅极。
8、一实施例中,所述第二mos管的控制端与输出节点相连,驱动信号为带隙基准电压vbg。
9、一实施例中,所述启动电路还包括电流复制单元,包括第三mos管及第四mos管,第三mos管为pmos管,第四mos管为nmos管;
10、所述第三mos管的源极与电源电压相连,栅极与第一mos管的控制端相连,漏极与第四mos管的漏极相连,第四mos管的源极与地电位相连,栅极与漏极短接且与第二mos管的控制端相连。
11、一实施例中,所述启动单元还包括限压单元,限压单元的第一端与控制管的控制端相连,第二端与地电位相连,所述限压单元包括一个限流器件或多个串联设置的限流器件。
12、一实施例中,所述限压单元包括第五mos管及第六mos管,第五mos管和第六mos管均为nmos管;
13、所述第五mos管的源极与地电位相连,漏极与栅极短接且与第六mos管的源极相连,第六mos管的漏极和栅极短接且与控制管mns的控制端短接。
14、一实施例中,所述第一支路包括第一匹配电阻r1a及r1b、第一双极型晶体管,其中,第一匹配电阻r1a的第一端与第一mos管的第二端相连,第二端与第一匹配电阻r2a的第一端相连,第一匹配电阻r2a的第二端与第一双极型晶体管的第二端相连,第一双极型晶体管的控制端与第二端短接,第一端与地电位相连;
15、所述第二支路包括第二匹配电阻r2、第二双极型晶体管,其中,第二匹配电阻r2的第一端与第一mos管的第二端相连,第二端与第二双极型晶体管的第二端相连,第二双极型晶体管的控制端与第二端短接,第一端与地电位相连。
16、本专利技术一实施例提供的技术方案如下:
17、一种用于带隙基准电路的启动电路,所述带隙基准电路为电流模带隙基准电路,包括运算放大器、第一mos管、第七mos管、第一支路、第二支路及电流电压转换电路,所述第一mos管及第七mos管的第一端均与电源电压相连,第二端分别与运算放大器的第一输入端和第二输入端相连,控制端均与运算放大器的输出端相连,第一支路包括第一双极型晶体管及若干第一匹配电阻,第二支路包括第二双极型晶体管及若干第二匹配电阻,第一支路连接于运算放大器的第一输入端和地电位之间,第二支路连接于运算放大器的第二输入端和地电位之间,电流电压转换电路用于输出带隙基准电压vbg,所述启动电路包括:
18、上拉电阻及第二mos管,所述上拉电阻的第一端与电源电压相连,第二端与第二mos管的第二端相连,第二mos管的第一端与地电位相连,控制端通过驱动信号进行控制;
19、若干控制管,所述控制管的第一端与运算放大器的第一输入端或第二输入端相连,第二端与第一mos管或第七mos管的控制端相连,控制端与上拉电阻的第二端相连。
20、一实施例中所述第一mos管、第七mos管均为pmos管,第一端为源极,第二端为漏极,控制端为栅极;和/或,
21、所述控制管和第二mos管均为nmos管,第一端为源极,第二端为漏极,控制端为栅极。
22、一实施例中所述第二mos管的控制端与输出节点相连,驱动信号为带隙基准电压vbg。
23、一实施例中所述启动电路还包括电流复制单元,包括第三mos管及第四mos管,第三mos管为pmos管,第四mos管为nmos管;
24、所述第三mos管的源极与电源电压相连,栅极与第一mos管的控制端相连,漏极与第四mos管的漏极相连,第四mos管的源极与地电位相连,栅极与漏极短接且与第二mos管的控制端相连。
25、一实施例中所述启动单元还包括限压单元,限压单元的第一端与控制管的控制端相连,第二端与地电位相连,所述限压单元包括一个限流器件或多个串联设置的限流器件。
26、一实施例中所述限压单元包括第五mos管及第六mos管,第五mos管和第六mos管均为nmos管;
27、所述第五mos管的源极与地电位相连,漏极与栅极短接且与第六mos管的源极相连,第六mos管的漏极和栅极短接且与控制管mns的控制端短接。
28、一实施例中所述第一支路包括第一匹配电阻r1a及r1b、第一双极型晶体管,其中,第一匹配电阻r1a的第一端与第一mos管的第二端相连,第二端与第一双极型晶体管的第二端相连,第一双极型晶体管的控制端与第二端短接,第一端与地电位相连,第一匹配电阻r1b的第一端与第一mos管的第二端相连,第二端与地电位相连;
29、所述第二支路包括第二匹配电阻r2、第二双极型晶体管,其中,第二匹配电阻r2的第一端与第七mos管的第二端相连,第二端与地电位相连,第二双极型晶体管的第二端与第七mos管的第二端相连,控制端与第二端短接,第一端与地电位相连。
30、一实施例中,所述电流电压转换电路包括第八mos管及第一电阻,第八mos管为pmos管,源极与电源电压相本文档来自技高网...
【技术保护点】
1.一种用于带隙基准电路的启动电路,所述带隙基准电路为电压模带隙基准电路,包括运算放大器、第一MOS管、第一支路及第二支路,所述第一MOS管的第一端与电源电压相连,第二端与输出节点相连,第一支路包括第一双极型晶体管及若干第一匹配电阻,第二支路包括第二双极型晶体管及若干第二匹配电阻,所述运算放大器的第一输入端和第二输入端分别与第一支路和第二支路相连,输出端与第一MOS管的控制端相连,输出节点用于输出带隙基准电压VBG,其特征在于,所述启动电路包括:
2.根据权利要求1所述的用于带隙基准电路的启动电路,其特征在于,所述第一MOS管为PMOS管,第一端为源极,第二端为漏极,控制端为栅极;和/或,
3.根据权利要求1所述的用于带隙基准电路的启动电路,其特征在于,所述第二MOS管的控制端与输出节点相连,驱动信号为带隙基准电压VBG。
4.根据权利要求1所述的用于带隙基准电路的启动电路,其特征在于,所述启动电路还包括电流复制单元,包括第三MOS管及第四MOS管,第三MOS管为PMOS管,第四MOS管为NMOS管;
5.根据权利要求1所述的用于带
6.根据权利要求5所述的用于带隙基准电路的启动电路,其特征在于,所述限压单元包括第五MOS管及第六MOS管,第五MOS管和第六MOS管均为NMOS管;
7.根据权利要求1所述的用于带隙基准电路的启动电路,其特征在于,所述第一支路包括第一匹配电阻R1a及R1b、第一双极型晶体管,其中,第一匹配电阻R1a的第一端与第一MOS管的第二端相连,第二端与第一匹配电阻R2a的第一端相连,第一匹配电阻R2a的第二端与第一双极型晶体管的第二端相连,第一双极型晶体管的控制端与第二端短接,第一端与地电位相连;
8.一种用于带隙基准电路的启动电路,所述带隙基准电路为电流模带隙基准电路,包括运算放大器、第一MOS管、第七MOS管、第一支路、第二支路及电流电压转换电路,所述第一MOS管及第七MOS管的第一端均与电源电压相连,第二端分别与运算放大器的第一输入端和第二输入端相连,控制端均与运算放大器的输出端相连,第一支路包括第一双极型晶体管及若干第一匹配电阻,第二支路包括第二双极型晶体管及若干第二匹配电阻,第一支路连接于运算放大器的第一输入端和地电位之间,第二支路连接于运算放大器的第二输入端和地电位之间,电流电压转换电路用于输出带隙基准电压VBG,其特征在于,所述启动电路包括:
9.根据权利要求8所述的用于带隙基准电路的启动电路,其特征在于,所述第一MOS管、第七MOS管均为PMOS管,第一端为源极,第二端为漏极,控制端为栅极;和/或,
10.根据权利要求8所述的用于带隙基准电路的启动电路,其特征在于,所述第二MOS管的控制端与输出节点相连,驱动信号为带隙基准电压VBG。
11.根据权利要求8所述的用于带隙基准电路的启动电路,其特征在于,所述启动电路还包括电流复制单元,包括第三MOS管及第四MOS管,第三MOS管为PMOS管,第四MOS管为NMOS管;
12.根据权利要求8所述的用于带隙基准电路的启动电路,其特征在于,所述启动单元还包括限压单元,限压单元的第一端与控制管的控制端相连,第二端与地电位相连,所述限压单元包括一个限压器件或多个串联设置的限流器件。
13.根据权利要求12所述的用于带隙基准电路的启动电路,其特征在于,所述限压单元包括第五MOS管及第六MOS管,第五MOS管和第六MOS管均为NMOS管;
14.根据权利要求8所述的用于带隙基准电路的启动电路,其特征在于,所述第一支路包括第一匹配电阻R1a及R1b、第一双极型晶体管,其中,第一匹配电阻R1a的第一端与第一MOS管的第二端相连,第二端与第一双极型晶体管的第二端相连,第一双极型晶体管的控制端与第二端短接,第一端与地电位相连,第一匹配电阻R1b的第一端与第一MOS管的第二端相连,第二端与地电位相连;
15.根据权利要求8所述的用于带隙基准电路的启动电路,其特征在于,所述电流电压转换电路包括第八MOS管及第一电阻,第八MOS管为PMOS管,源极与电源电压相连,漏极与输出节点相连,栅极与第一MOS管的控制端相连,第一电阻的第一端与输出节点相连,第二端与地电位相连。
...【技术特征摘要】
1.一种用于带隙基准电路的启动电路,所述带隙基准电路为电压模带隙基准电路,包括运算放大器、第一mos管、第一支路及第二支路,所述第一mos管的第一端与电源电压相连,第二端与输出节点相连,第一支路包括第一双极型晶体管及若干第一匹配电阻,第二支路包括第二双极型晶体管及若干第二匹配电阻,所述运算放大器的第一输入端和第二输入端分别与第一支路和第二支路相连,输出端与第一mos管的控制端相连,输出节点用于输出带隙基准电压vbg,其特征在于,所述启动电路包括:
2.根据权利要求1所述的用于带隙基准电路的启动电路,其特征在于,所述第一mos管为pmos管,第一端为源极,第二端为漏极,控制端为栅极;和/或,
3.根据权利要求1所述的用于带隙基准电路的启动电路,其特征在于,所述第二mos管的控制端与输出节点相连,驱动信号为带隙基准电压vbg。
4.根据权利要求1所述的用于带隙基准电路的启动电路,其特征在于,所述启动电路还包括电流复制单元,包括第三mos管及第四mos管,第三mos管为pmos管,第四mos管为nmos管;
5.根据权利要求1所述的用于带隙基准电路的启动电路,其特征在于,所述启动单元还包括限压单元,限压单元的第一端与控制管的控制端相连,第二端与地电位相连,所述限压单元包括一个限流器件或多个串联设置的限流器件。
6.根据权利要求5所述的用于带隙基准电路的启动电路,其特征在于,所述限压单元包括第五mos管及第六mos管,第五mos管和第六mos管均为nmos管;
7.根据权利要求1所述的用于带隙基准电路的启动电路,其特征在于,所述第一支路包括第一匹配电阻r1a及r1b、第一双极型晶体管,其中,第一匹配电阻r1a的第一端与第一mos管的第二端相连,第二端与第一匹配电阻r2a的第一端相连,第一匹配电阻r2a的第二端与第一双极型晶体管的第二端相连,第一双极型晶体管的控制端与第二端短接,第一端与地电位相连;
8.一种用于带隙基准电路的启动电路,所述带隙基准电路为电流模带隙基准电路,包括运算放大器、第一mos管、第七mos管、第一支路、第二支路及电流电压转换电路,所述第一mos管及第七mos管的第一端均与电源电压相连,...
【专利技术属性】
技术研发人员:肖元兵,
申请(专利权)人:思瑞浦微电子科技上海有限责任公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。