一种基于数字相位发生器和选择器的CDR电路制造技术

本发明专利技术公开一种基于数字相位发生器和选择器的CDR电路，属于集成电路领域，包括读出放大器触发器、bang‑bang型鉴相器、滤波器、相位发生器及相位选择器；在同一时钟周期内，时钟CK_PD通过放大器触发器对数据Din的中心和沿分别进行一次采集，bang‑bang鉴相器输出信号UP/DN至滤波器进行滤波后输出DSM<1:0>；相位发生器的输入端接入锁相环提供的时钟Fref，产生多相位时钟至相位选择器；相位选择器产生时钟CK_PD至bang‑bang型鉴相器；bang‑bang型鉴相器判断时钟CK_PD与数据Din之间的相位关系。本发明专利技术可应用在低速数据接收器，用来对接收数据和时钟的恢复。电路结构简单，易于实现，使用方便。

【技术实现步骤摘要】

本专利技术涉及集成电路，特别涉及一种基于数字相位发生器和选择器的cdr电路。

技术介绍

1、在串行数据接口系统中，接收器接收到的数据流是不同步而且有噪声。为了后续处理，定时信息、时钟必须从数据中提取，以便同步工作。而且数据必须“重定时”，以便去除传输过程中的抖动和噪声干扰。

2、时钟提取和数据重定时被称为“时钟和数据的恢复”(cdr)。cdr电路有多种实现方式，一般常见的基于pll的cdr电路如图1所示，cdrloop里包含一模拟pll来实现时钟恢复和数据恢复，但是电路结构相对复杂，需要较大的功耗和面积。

技术实现思路

1、本专利技术的目的在于提供一种基于数字相位发生器和选择器的cdr电路，以解决
技术介绍
中的问题。

2、为解决上述技术问题，本专利技术提供了一种基于数字相位发生器和选择器的cdr电路，包括读出放大器触发器、bang-bang型鉴相器、滤波器、相位发生器及相位选择器；其中，

3、在同一时钟周期内，时钟ck_pd通过放大器触发器对数据din的中心和沿分别进行一次采本文档来自技高网...

【技术保护点】

1.一种基于数字相位发生器和选择器的CDR电路，其特征在于，包括读出放大器触发器、bang-bang型鉴相器、滤波器、相位发生器及相位选择器；其中，

2.如权利要求1所述的基于数字相位发生器和选择器的CDR电路，其特征在于，所述相位发生器采用数字的相位shifter方式，其中来自锁相环的输入时钟Fref被n倍分频后产生时钟CK_DIV，Fref连续shifter n个Fref时钟周期，每shifter一个周期，时钟CK_DIV的相位后移360°/n，以此产生n个阶段的时钟，且相邻相位时钟的相位差为360°/n。

3.如权利要求2所述的基于数字相位发生器和选择器的C...

【技术特征摘要】

1.一种基于数字相位发生器和选择器的cdr电路，其特征在于，包括读出放大器触发器、bang-bang型鉴相器、滤波器、相位发生器及相位选择器；其中，

2.如权利要求1所述的基于数字相位发生器和选择器的cdr电路，其特征在于，所述相位发生器采用数字的相位shifter方式，其中来自锁相环的输入时钟fref被n倍分频后产生时钟ck_div，fref连续shifter n个fref时钟周期，每shifter一个周期，时钟ck_div的相位后移360°/n，以此产生n个阶段的时钟，且相邻相位时...

【专利技术属性】
技术研发人员：吴光林，程剑平，
申请(专利权)人：上海芯炽科技集团有限公司，
类型：发明
国别省市：