【技术实现步骤摘要】
本公开涉及用于检测延迟锁定环中的环路计数的设备及方法。
技术介绍
1、许多高速电子系统在关键时序要求下操作，所述要求规定需要产生拥有关于某些参考信号的精确时序关系的周期性时钟波形。计算集成电路性能的改进以及在同一板上包含若干计算装置的趋势的不断盛行对使所有组件的时间帧同步提出挑战。
2、虽然系统中所有组件的操作应高度同步，即应将所有组件的内部产生的时钟的有效边缘之间的最大时间偏斜最小化，但将系统的外部时钟馈送到所有组件是不够的。这是因为不同的芯片可能具有不同的制造参数，所述制造参数当与额外因素(例如环境温度、电压及处理变化)一起被采用时可能会导致相应芯片产生的时钟的相位差异很大。
3、可通过使用例如数字延迟锁定环(ddll)电路的时序电路来检测相同频率的时钟信号之间的相位差并产生与所述相位差有关的数字信号来实现同步。ddll电路可能需要相对大量的时钟循环来同步。结合dll电路，可使用开环拓扑，例如测量受控延迟(mcd)电路，其中时序测量直接控制可变延迟。mcd电路呈现出快速锁定能力(例如，在初始化后的1到4个时钟...
【技术保护点】
1.一种设备，其包括：
2.根据权利要求1所述的设备，其中所述环路计数器的所述第一区段经配置以在响应于所述第一分频时钟信号而产生的第一启用周期期间对所述第一分频时钟信号进行计数。
3.根据权利要求2所述的设备，其中所述环路计数器的所述第二区段经配置以在响应于所述第二分频时钟信号而产生的第二启用周期期间对所述第二分频时钟信号进行计数。
4.根据权利要求1所述的设备，其中所述环路计数器的所述第一区段包含耦合到第一波纹计数器的第一检测块。
5.根据权利要求4所述的设备，其中所述环路计数器的所述第二区段包含耦合到第二波纹计数器的
...【技术特征摘要】
1.一种设备，其包括：
2.根据权利要求1所述的设备，其中所述环路计数器的所述第一区段经配置以在响应于所述第一分频时钟信号而产生的第一启用周期期间对所述第一分频时钟信号进行计数。
3.根据权利要求2所述的设备，其中所述环路计数器的所述第二区段经配置以在响应于所述第二分频时钟信号而产生的第二启用周期期间对所述第二分频时钟信号进行计数。
4.根据权利要求1所述的设备，其中所述环路计数器的所述第一区段包含耦合到第一波纹计数器的第一检测块。
5.根据权利要求4所述的设备，其中所述环路计数器的所述第二区段包含耦合到第二波纹计数器的第二检测块。
6.根据权利要求5所述的设备，其中所述第一检测块及所述第二检测块由分别指示遍历所述延迟锁定环的开始及结束的起动及停止信号来启用。
7.根据权利要求5所述的设备，其中所述环路计数器包含加法器，所述加法器耦合到所述第一波纹计数器及所述第二波纹计数器，并且经配置以输出对应于所述参考时钟遍历所述延迟锁定环的时钟循环的数目的值n。
8.根据权利要求7所述的设备，其进一步包括：
9.一种设备，其包括：
10.根据权利要求9所述的设备，其进一步包括可变延迟组件，所述可变延迟组件经配置以基于由所述环路计数器电路提供的所述计数而延迟存储器的命令信号。
11.根据权利要求9所述的设备，其进一步包括测量控制延迟电路，所述测量控制延迟电路经配置以向所述参考时钟信号施加一定量的延迟。
12.根据权利要求11所述的设备，其进一步包括多路复用器，所述多路复用器经配置以在初始化之后针对所述输入时钟信号的第...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。