【技术实现步骤摘要】
本申请涉及半导体，尤其涉及一种集成电路及其制备方法、电子设备。
技术介绍
1、先进工艺技术中，集成电路的晶体管通常为鳍式场效应晶体管(fin field-effect transistor，finfet)，该晶体管采用高介电常数金属栅(high k metal gate，hkmg)技术。
2、目前，在制备集成电路的过程中，可采用多次曝光显影工艺和刻蚀工艺，制备得到多晶闸极(包含多晶硅的牺牲栅)和金属闸极(包含导电材料的栅线)。具体地，多晶闸极的制备工艺可包括多晶闸极线路(poly line，pol)工艺，以及多晶闸极切断(poly cut，poc)工艺，即先形成牺牲栅，然后形成栅切断结构，栅切断结构可用于切割牺牲栅。并且，金属闸极的制备工艺可包括替代金属栅(replacement metal gate，rmg)工艺，以及多重功函数(multi work function，mwf)工艺，即先去除牺牲栅以形成栅线沟槽，然后在栅线沟槽内形成功函数层和掩膜层，且功函数层和掩膜层会覆盖栅切断结构，之后将功函数层和掩膜层位于目标区域内的部分去除，最后在栅线沟槽内沉积导电材料，以形成栅线。
3、然而，在牺牲栅中刻蚀形成栅切断沟槽的过程中，由于刻蚀特性使得栅切断沟槽的开口尺寸要大于底部尺寸，这样，在栅切断沟槽内填充电介质材料之后，形成的栅切断结构具有近似倒锥形的形貌，该形貌使得在去除掩膜层的过程中，靠近栅切断结构的底部夹角处易残留掩膜层材料，进而导致功函数层的材料残留。因此，需采用过刻蚀(over-etch)工艺，将残留
技术实现思路
1、本申请的一些实施例提供了一种集成电路及其制备方法、电子设备，旨在提高集成电路的器件的良率。
2、为达到上述目的，本申请的实施例采用如下技术方案：
3、第一方面，提供了一种集成电路，该集成电路可以为晶圆，也可以为芯片，在集成电路为芯片的情况下，芯片例如可以为裸芯片，也可以是经过封装的芯片，封装的芯片中可包括一个或多个裸芯片。该集成电路可应用于逻辑器件(例如，处理器、控制器、传感器等)中，也可应用于存储器件(例如，外存储器、内存储器等)中。
4、该集成电路包括衬底、鳍、栅线和栅切断结构，其中，鳍设置于衬底上，且沿平行于衬底的第一方向延伸。栅线沿平行于衬底的第二方向延伸，第二方向与第一方向相交叉，栅线跨设在鳍上。栅切断结构沿第一方向延伸，并将栅线切割成多条子栅线。
5、其中，栅切断结构包括相连的第一部和第二部，第二部位于第一部远离衬底的一侧。第一部包括与第二部相连的第一端面，第二部包括与第一部相连的第二端面，第二端面在衬底上的正投影，位于第一端面在衬底上的正投影的范围内，即第二端面的截面尺寸小于或等于第一端面的截面尺寸。沿由第二部指向第一部的方向，第一部沿参考面的截面在第二方向上的尺寸由小变大，该参考面垂直于衬底，且与第一方向垂直。
6、在一些实施例中，集成电路还包括设置于衬底与栅线之间的介质层，第一部靠近子栅线的侧面中，远离第二部的边缘的切面，与介质层远离衬底一侧的表面之间的夹角为钝角。
7、在一些实施例中，第一部沿参考面的截面形状为梯形或锥形，或者，第一部靠近子栅线的侧面为向子栅线凸起的弧面。
8、在一些实施例中，第一部与第二部的连接处平滑过渡。
9、在一些实施例中，沿垂直于衬底的第三方向，第一部的高度小于或等于第二部的高度。
10、在一些实施例中，栅切断结构还包括第三部，该第三部位于第一部靠近衬底的一侧，且与第一部相连，第三部位于介质层内。
11、通过上述设置方式，栅切断结构的第三部嵌入介质层内，保证栅切断结构沿竖直方向贯穿栅线，以将栅线切割成多条子栅线。
12、在一些实施例中，第一部包括与第三部相连的第三端面，第三部在衬底上的正投影，位于第三端面在衬底上的正投影的范围内，即第三部的截面尺寸小于或等于第三端面的截面尺寸。
13、在一些实施例中，第一部中具有孔隙，该孔隙沿第一方向延伸。
14、通过上述设置方式，孔隙有利于减小，与该孔隙所在的栅切断结构相邻的两条子栅线之间产生的寄生电容，从而减小相邻两条子栅线之间的信号干扰。
15、在一些实施例中，集成电路包括第一器件区和第二器件区，第一器件区被配置为设置p型晶体管，第二器件区被配置为设置n型晶体管。集成电路还包括功函数层，该功函数层设置于子栅线与鳍之间，及子栅线与栅切断结构之间，功函数层中位于第一器件区的部分的厚度，大于功函数层中位于第二器件区的部分的厚度。
16、本申请的一些实施例所提供的集成电路，通过栅切断结构的结构设计，栅切断结构的第一部的截面形状为梯形或锥形，第一部的侧面为向子栅线凸起的弧面，且夹角为钝角(大于90°)，使得夹角区域没有内陷，在多重功函数工艺步骤中，可将功函数薄膜靠近夹角区域的部分去除干净，以形成功函数层，从而提高集成电路的器件的良率。
17、并且，通过设置栅切断结构的第一部与第二部的连接处平滑过渡，可将功函数薄膜靠近连接处的部分去除干净，以形成功函数层，从而提高集成电路的器件的良率。
18、第二方面，提供了一种集成电路的制备方法，该制备方法包括：在衬底上形成鳍，鳍沿平行于衬底的第一方向延伸。形成介质薄膜，介质薄膜覆盖衬底和鳍。在介质薄膜上形成牺牲层，牺牲层包括牺牲栅，牺牲栅沿平行于衬底的第二方向延伸，第二方向与第一方向相交叉，牺牲栅跨设在鳍上。在牺牲层中形成栅切断沟槽，栅切断沟槽沿第一方向延伸。在栅切断沟槽内形成栅切断结构。
19、在一些实施例中，在牺牲层中形成栅切断沟槽，包括：在牺牲层中形成预制沟槽。在预制沟槽的侧壁上形成保护层，保护层暴露预制沟槽的底部。经由预制沟槽的底部，向下刻蚀牺牲栅至介质薄膜，并侧向刻蚀牺牲栅以形成第一空腔。
20、其中，第一空腔包括与预制沟槽相连的第一开口，预制沟槽包括与第一空腔相连的第二开口，第二开口在衬底上的正投影，位于第一开口在衬底上的正投影的范围内。
21、上述实施例中，由于栅切断结构的第一部形成于第一空腔内，第二部形成于预制沟槽内，并且，由于预制沟槽的第二开口的截面尺寸小于或等于，第一空腔的第一开口的截面尺寸，使得第二部的第二端面的截面尺寸小于或等于第一部的第一端面的截面尺寸。
22、并且，由于刻蚀形成预制沟槽的工艺，相较于刻蚀形成第一空腔的工艺更为简化，因此，通过设置第一空腔沿第三方向的深度，小于或等于预制沟槽沿第三方向的深度，可简化制备工艺，节省工艺成本，从而使得第一部的高度小于或等于第二部的高度。
23、在一些实施例中，向下刻蚀牺牲栅至介质薄膜，并侧向刻蚀牺牲栅以形成第一空腔，包括：经由预制沟槽的底部，对牺牲栅进行第一次侧向刻蚀。向下刻蚀牺牲栅至介质薄膜。对牺牲栅进行第二次侧向刻蚀。...
【技术保护点】
1.一种集成电路，其特征在于，包括：
2.根据权利要求1所述的集成电路，其特征在于，所述集成电路还包括设置于所述衬底与所述栅线之间的介质层；
3.根据权利要求1或2所述的集成电路，其特征在于，所述第一部沿所述参考面的截面形状为梯形或锥形；或者，
4.根据权利要求1～3中任一项所述的集成电路，其特征在于，所述第一部与所述第二部的连接处平滑过渡。
5.根据权利要求1～4中任一项所述的集成电路，其特征在于，沿垂直于所述衬底的第三方向，所述第一部的高度小于或等于所述第二部的高度。
6.根据权利要求1～5中任一项所述的集成电路，其特征在于，所述第一部中具有孔隙，所述孔隙沿所述第一方向延伸。
7.根据权利要求1～6中任一项所述的集成电路，其特征在于，所述集成电路还包括设置于所述衬底与所述栅线之间的介质层；
8.根据权利要求7所述的集成电路，其特征在于，所述第一部包括与所述第三部相连的第三端面，所述第三部在所述衬底上的正投影，位于所述第三端面在所述衬底上的正投影的范围内。
9.根据权利要求1～8中任
10.一种集成电路的制备方法，其特征在于，包括：
11.根据权利要求10所述的制备方法，其特征在于，所述在所述牺牲层中形成栅切断沟槽，包括：
12.根据权利要求11所述的制备方法，其特征在于，所述向下刻蚀所述牺牲栅至所述介质薄膜，并侧向刻蚀所述牺牲栅以形成第一空腔，包括：
13.根据权利要求12所述的制备方法，其特征在于，所述对所述牺牲栅进行第一次侧向刻蚀，包括：
14.根据权利要求12或13所述的制备方法，其特征在于，所述向下刻蚀所述牺牲栅至所述介质薄膜之后，所述对所述牺牲栅进行第二次侧向刻蚀之前，还包括：
15.根据权利要求11～14中任一项所述的制备方法，其特征在于，所述在所述预制沟槽的侧壁上形成保护层，包括：
16.根据权利要求15所述的制备方法，其特征在于，所述在所述栅切断沟槽内形成栅切断结构，包括：
17.根据权利要求10～16中任一项所述的制备方法，其特征在于，所述集成电路包括第一器件区和第二器件区，所述第一器件区被配置为设置P型晶体管，所述第二器件区被配置为设置N型晶体管；
18.一种电子设备，其特征在于，包括：
...【技术特征摘要】
1.一种集成电路，其特征在于，包括：
2.根据权利要求1所述的集成电路，其特征在于，所述集成电路还包括设置于所述衬底与所述栅线之间的介质层；
3.根据权利要求1或2所述的集成电路，其特征在于，所述第一部沿所述参考面的截面形状为梯形或锥形；或者，
4.根据权利要求1～3中任一项所述的集成电路，其特征在于，所述第一部与所述第二部的连接处平滑过渡。
5.根据权利要求1～4中任一项所述的集成电路，其特征在于，沿垂直于所述衬底的第三方向，所述第一部的高度小于或等于所述第二部的高度。
6.根据权利要求1～5中任一项所述的集成电路，其特征在于，所述第一部中具有孔隙，所述孔隙沿所述第一方向延伸。
7.根据权利要求1～6中任一项所述的集成电路，其特征在于，所述集成电路还包括设置于所述衬底与所述栅线之间的介质层；
8.根据权利要求7所述的集成电路，其特征在于，所述第一部包括与所述第三部相连的第三端面，所述第三部在所述衬底上的正投影，位于所述第三端面在所述衬底上的正投影的范围内。
9.根据权利要求1～8中任一项所述的集成电路，其特征在于，所述集成电路包括第一器件区和第二器件区，所述第一器件区被配置为设置p型晶...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。