一种实现时间交织ADC的电路结构制造技术

本申请提供一种实现时间交织ADC的电路结构，包括多个子ADC、时钟产生电路和选通输出电路，其中，时钟产生电路可进行时钟分配控制子ADC交替采样和转换。通过在现有SAR‑ADC的基础上结合逻辑控制，可以实现多个ADC的并行操作，通过时间交织的形式，提高数据处理量，从而达到高的转换率，在实现采样率翻倍的同时，保持采样精度不变，且对每个ADC内部模块的要求放宽，技术更容易实现。

【技术实现步骤摘要】

本申请涉及半导体，具体涉及一种实现时间交织adc的电路结构。

技术介绍

1、sar-adc，全称为逐次逼近型模数转换器(successive approximation registeranalog-to-digital converter)。这是一种常见的模数转换器，广泛应用于各种电子设备中，其工作原理是通过逐次逼近的方式，将模拟信号转换为相应的数字信号。

2、sar-adc的工作流程大致如下：首先，将待转换的模拟信号输入到sar-adc中；sar-adc内部会根据一定的算法，逐位逼近地确定数字信号的每一位；对于每一位，sar-adc会通过一个比较器和一个dac(数字模拟转换器)来进行逼近计算；逼近完成后，将得到的数字信号输出。

3、现有架构的sar-adc具有高精度、低功耗、面积小，同时易于使用的优势，缺点是转换速度难以提高。

技术实现思路

1、鉴于以上所述现有技术的缺点，本申请的目的在于提供一种实现时间交织adc的电路结构，用于解决现有技术中sar-adc转换速度难以提高的问题。本文档来自技高网...

【技术保护点】

1.一种实现时间交织ADC的电路结构，其特征在于，所述电路结构包括多个子ADC、时钟产生电路和选通输出电路，其中，所述时钟产生电路可进行时钟分配控制所述子ADC交替采样和转换；

2.根据权利要求1所述的电路结构，其特征在于，所述时钟产生电路通过异步二进制加法器电路对所述外部输入的时钟信号计数来实现将所述外部输入的采样信号转化为所述子ADC的非交叠的采样信号。

3.根据权利要求2所述的电路结构，其特征在于，所述异步二进制加法器电路由与门和逐级串联的4个D触发器组成。

4.根据权利要求1所述的电路结构，其特征在于，所述子ADC的工作模式包括所述子ADC同时...

【技术特征摘要】

1.一种实现时间交织adc的电路结构，其特征在于，所述电路结构包括多个子adc、时钟产生电路和选通输出电路，其中，所述时钟产生电路可进行时钟分配控制所述子adc交替采样和转换；

2.根据权利要求1所述的电路结构，其特征在于，所述时钟产生电路通过异步二进制加法器电路对所述外部输入的时钟信号计数来实现将所述外部输入的采样信号转化为所述子adc的非交叠的采样信号。

3.根据权利要求2所述的电路结构，其特征在于，所述异步二进制加法器电路由与门和逐级串联的4个...

【专利技术属性】
技术研发人员：王志利，顾静萍，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：