【技术实现步骤摘要】
本申请涉及半导体，特别涉及一种沟槽型功率器件及其制备方法。
技术介绍
1、沟槽型功率器件包括沟槽型mosfet器件、sgt(shielded gate trench，屏蔽栅沟槽)mosfet器件、沟槽型igbt(insulated gate bipolar transistor，绝缘栅双极型晶体管)、sj(super junction，超结)mosfet器件等。相对于传统的功率器件，沟槽型功率器件具有更低的导通电阻和更高的开关速度，在工业、汽车、消费电子和能源系统等领域得到广泛应用。
2、一般的沟槽型功率器件中，只有沟槽栅的两个侧面参与导电，随着器件尺寸不断减小，器件的导电能力也受到了制约，从而影响器件的性能。
技术实现思路
1、鉴于上述问题，本申请的目的在于提供一种沟槽型功率器件及其制备方法，提高器件的导电能力。
2、根据本专利技术的一方面，提供一种沟槽型功率器件，包括：第一掺杂类型的衬底；第一掺杂类型的外延层，位于所述衬底的第一表面；位于所述外延层中的第一沟槽栅和第二沟槽栅，所述第一沟槽栅和所述第二沟槽栅具有不同的深度，且在第一方向交替排列；第二掺杂类型的体区，位于所述外延层中；以及第一掺杂类型的源区，位于所述体区中；其中，所述体区包括：第一部分，在与所述第一方向相交的第二方向上，所述第一部分分别与所述第一沟槽栅和所述第二沟槽栅的侧壁邻接；以及第二部分，位于相邻的第一沟槽栅之间，在第一方向上，所述第一沟槽栅和所述第二部分交替排列，所述第二部分与所述第一沟
3、根据本专利技术的另一方面，提供一种沟槽型功率器件的制备方法，包括：在第一掺杂类型的衬底的第一表面形成第一掺杂类型的外延层；在所述外延层中形成第二掺杂类型的体区；在所述外延层中形成第一沟槽栅和第二沟槽栅，所述第一沟槽栅和所述第二沟槽栅具有不同的深度，且在第一方向交替排列；在所述体区中形成第一掺杂类型的源区；其中，形成所述第一沟槽栅和所述第二沟槽栅之后，所述体区被分成：第一部分，在与所述第一方向相交的第二方向上，所述第一部分分别与所述第一沟槽栅和所述第二沟槽栅的侧壁邻接；以及第二部分，位于相邻的第一沟槽栅之间，在第一方向上，所述第一沟槽栅和所述第二部分交替排列，所述第二部分与所述第一沟槽栅的侧壁邻接；所述第二部分还位于所述第二沟槽栅下方，与所述第二沟槽栅的底壁邻接。
本文档来自技高网...【技术保护点】
1.一种沟槽型功率器件，包括：
2.根据权利要求1所述的沟槽型功率器件，其中，所述沟槽型功率器件导通时，所述第一部分与所述第一沟槽栅侧壁邻接的部分、所述第二部分与所述第一沟槽栅侧壁邻接的部分、所述第一部分与所述第二沟槽栅侧壁邻接的部分以及所述第二部分与所述第二沟槽栅底壁邻接的部分出现反型层。
3.根据权利要求1所述的沟槽型功率器件，其中，所述第一沟槽栅的深度大于所述第二沟槽栅的深度，所述第二沟槽栅的深度大于所述源区的深度。
4.根据权利要求3所述的沟槽型功率器件，其中，所述第一沟槽栅和所述第二沟槽栅满足以下关系：
5.根据权利要求1所述的沟槽型功率器件，其中，包括：
6.一种沟槽型功率器件的制备方法，包括：
7.根据权利要求6所述的方法，其中，所述沟槽型功率器件导通时，所述第一部分与所述第一沟槽栅侧壁邻接的部分、所述第二部分与所述第一沟槽栅侧壁邻接的部分、所述第一部分与所述第二沟槽栅侧壁邻接的部分以及所述第二部分与所述第二沟槽栅底壁邻接的部分出现反型层。
8.根据权利要求6所述的方法，其中，所述第
9.根据权利要求8所述的方法，其中，所述第一沟槽栅和所述第二沟槽栅满足以下关系：
10.根据权利要求6所述的方法，其中，形成所述第一沟槽栅和所属地第二沟槽栅的方法包括：
...【技术特征摘要】
1.一种沟槽型功率器件，包括：
2.根据权利要求1所述的沟槽型功率器件，其中，所述沟槽型功率器件导通时，所述第一部分与所述第一沟槽栅侧壁邻接的部分、所述第二部分与所述第一沟槽栅侧壁邻接的部分、所述第一部分与所述第二沟槽栅侧壁邻接的部分以及所述第二部分与所述第二沟槽栅底壁邻接的部分出现反型层。
3.根据权利要求1所述的沟槽型功率器件，其中，所述第一沟槽栅的深度大于所述第二沟槽栅的深度，所述第二沟槽栅的深度大于所述源区的深度。
4.根据权利要求3所述的沟槽型功率器件，其中，所述第一沟槽栅和所述第二沟槽栅满足以下关系：
5.根据权利要求1所述的沟槽型功率器件，其中，包括：
...
【专利技术属性】
技术研发人员：孙钰，
申请(专利权)人：杭州芯迈半导体技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。