System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() SOI衬底的制备方法及制备装置制造方法及图纸_技高网

SOI衬底的制备方法及制备装置制造方法及图纸

技术编号:40036872 阅读:5 留言:0更新日期:2024-01-16 19:06
本发明专利技术提供了一种SOI衬底的制备方法及制备装置,涉及半导体的技术领域,方法包括:步骤S1.提供一初始衬底,所述初始衬底包括依次连接的顶部硅基板、氧化硅和底部硅基板。步骤S2.对顶部硅基板的顶面进行研磨减薄,以使研磨减薄后所述顶部硅基板的最薄位置处的厚度值大于目标厚度范围的最小值。步骤S3.对顶部硅基板的顶面进行厚度分布检测,从而得到顶部硅基板各个位置处的厚度值h,厚度值h的范围为:a≤h≤z,其中,a和z均为检测值。步骤S4.利用光刻胶将顶部硅基板上满足目标厚度范围内的区域遮盖,并对大于目标厚度范围中最大值的区域进行刻蚀减薄,以使刻蚀减薄后的顶部硅基板的各个位置的厚度值均在目标厚度范围内。

【技术实现步骤摘要】

本专利技术涉及半导体,尤其是涉及一种soi衬底的制备方法及制备装置。


技术介绍

1、绝缘体上的硅(英文缩写soi)是一种三明治结构的半导体衬底材料,由一层薄薄的绝缘体(也称埋入氧化物层,英文缩写box)把顶层的单晶硅层(又称顶部硅基板)和底层的硅衬底晶圆(也称承载晶圆)隔开。根据不同的应用,顶部硅基板的厚度从几十纳米到几十微米不等。

2、soi在集成电路和微机电系统(mems)的广泛应用主要来自于其固有的性能优势,包括速度快、低动态功耗和对寄生双极锁存效应的抑制等。与标准的硅衬底和外延硅衬底相比,在给定电压下,soi衬底的电路速度可提升30%,功耗可以减少三倍。

3、mems器件使用的soi通常要求顶部硅基板厚度大于1微米。对于通常采用的“直接键合+研磨减薄”制备技术来说,这个厚度是相当薄的。具体做法:先将一片硅晶圆和一片表面有高温氧化层的硅晶圆直接键合在一起,然后从硅晶圆背面进行研磨减薄直至顶部硅基板达到目标厚度。

4、这种工艺的优点是简明直接,便于批量生产。而明显的缺点在于顶部硅基板厚度的均匀性不容易控制,尤其是当制备顶部硅基板很薄(厚度小于5微米)的较大尺寸soi(如直径等于或大于200毫米)的时候。


技术实现思路

1、本专利技术的目的在于提供一种soi衬底的制备方法及制备装置,以缓解现有的soi衬底厚度均匀性差的技术问题。

2、第一方面,本专利技术提供的一种soi衬底的制备方法,包括:

3、步骤s1.提供一初始衬底,所述初始衬底包括依次连接的顶部硅基板、氧化硅和底部硅基板;

4、步骤s2.对顶部硅基板的顶面进行研磨减薄,以使研磨减薄后所述顶部硅基板的最薄位置处的厚度值大于目标厚度范围的最小值;

5、步骤s3.对顶部硅基板的顶面进行厚度分布检测,从而得到顶部硅基板各个位置处的厚度值h,厚度值h的范围为:a≤h≤z,其中,a和z均为检测值;

6、步骤s4.利用光刻胶将顶部硅基板上满足目标厚度范围内的区域遮盖,并对大于目标厚度范围中最大值的区域进行刻蚀减薄,以使刻蚀减薄后的顶部硅基板的各个位置的厚度值均在目标厚度范围内。

7、进一步的,所述步骤s4包括:

8、步骤s41.利用光刻胶将厚度值h范围为a≤h≤y的区域遮盖;对厚度值h范围为y<h≤z的区域进行刻蚀减薄至厚度值h大致等于y;

9、步骤s42.利用光刻胶将厚度值h范围为a≤h≤x的区域遮盖;对厚度值h范围为x<h≤y的区域进行刻蚀减薄至厚度值h大致等于x;

10、步骤s43.以此类推,直至刻蚀减薄后的顶部硅基板的各个位置的厚度值h均在目标厚度范围内。

11、进一步的,所述步骤s4中还包括:在每一次进行刻蚀减薄与下一次光刻胶覆盖之间进行的对顶部硅基板的顶面进行厚度分布检测的步骤。

12、进一步的,所述步骤s4中,相邻两次刻蚀减薄中,后一次刻蚀减薄比前一次刻蚀减薄削减的厚度值少。

13、进一步的,还包括步骤s0:

14、提供一底部硅基板和顶部硅基板;

15、在底部硅基板的顶面形成氧化硅层;

16、将顶部硅基板的底面与氧化硅层的顶面键合,从而形成所述初始衬底。

17、进一步的,还包括在步骤s4之后进行的步骤s5:对顶部硅基板的顶面进行研磨抛光。

18、所述目标厚度范围的最大值小于5微米。

19、进一步的,还包括在步骤s4前进行的步骤s31:根据厚度分布检测结果得到顶部硅基板的厚度分布图,并在厚度分布图上建立平面直角坐标网格;

20、所述步骤s4中,利用光刻胶将平面直角坐标网格内每个目标单元格遮盖,其中,目标单元格为对应区域内的顶部硅基板的各个位置的厚度值均在目标厚度范围内的单元格。

21、第二方面,本专利技术提供的一种soi衬底的制备装置,用于实施上述的soi衬底的制备方法。

22、进一步的,包括曝光机构,所述曝光机构用于对涂覆在顶部硅基板的光刻胶进行曝光;

23、所述曝光机构具有遮光部件,所述遮光部件上具有呈矩阵排列的多个可开闭的光门,所述光门与所述平面直角坐标网格中的单元格一一对应,以使通过开启的所述光门对该光门对应的单元格区域内的光刻胶进行曝光。

24、本专利技术的至少具备以下优点或有益效果:

25、本专利技术提供的soi衬底的制备方法包括:步骤s1.提供一初始衬底,所述初始衬底包括依次连接的顶部硅基板、氧化硅和底部硅基板。步骤s2.对顶部硅基板的顶面进行研磨减薄,以使研磨减薄后所述顶部硅基板的最薄位置处的厚度值大于目标厚度范围的最小值。步骤s3.对顶部硅基板的顶面进行厚度分布检测,从而得到顶部硅基板各个位置处的厚度值h,厚度值h的范围为:a≤h≤z,其中,a和z均为检测值。步骤s4.利用光刻胶将顶部硅基板上满足目标厚度范围内的区域遮盖,并对大于目标厚度范围中最大值的区域进行刻蚀减薄,以使刻蚀减薄后的顶部硅基板的各个位置的厚度值均在目标厚度范围内。

26、本申请的方案在研磨减薄后对顶部硅基板进行厚度分布检测,从而进一步的了解顶部硅基板各个位置的厚度值,利用光刻胶将顶部硅基板上满足目标厚度范围内的区域遮盖,然后对未被遮盖的区域进行刻蚀减薄,以使刻蚀减薄后的顶部硅基板的各个位置的厚度值均在目标厚度范围内。其中,对顶部硅基板进行厚度分布检测,然后分区域对顶部硅基板进行刻蚀处理,可以有针对性的对厚度较大的区域进行减薄,从而在满足减薄要求的同时提高均匀性。

本文档来自技高网...

【技术保护点】

1.一种SOI衬底的制备方法,其特征在于,包括:

2.根据权利要求1所述的SOI衬底的制备方法,其特征在于:

3.根据权利要求2所述的SOI衬底的制备方法,其特征在于:

4.根据权利要求2所述的SOI衬底的制备方法,其特征在于:

5.根据权利要求1所述的SOI衬底的制备方法,其特征在于:

6.根据权利要求1所述的SOI衬底的制备方法,其特征在于:

7.根据权利要求1所述的SOI衬底的制备方法,其特征在于:

8.根据权利要求1-7任意一项所述的SOI衬底的制备方法,其特征在于:

9.一种SOI衬底的制备装置,其特征在于,用于实施权利要求7所述的SOI衬底的制备方法。

10.根据权利要求9所述的SOI衬底的制备装置,其特征在于,包括曝光机构,所述曝光机构用于对涂覆在顶部硅基板(1)的光刻胶(4)进行曝光;

【技术特征摘要】

1.一种soi衬底的制备方法,其特征在于,包括:

2.根据权利要求1所述的soi衬底的制备方法,其特征在于:

3.根据权利要求2所述的soi衬底的制备方法,其特征在于:

4.根据权利要求2所述的soi衬底的制备方法,其特征在于:

5.根据权利要求1所述的soi衬底的制备方法,其特征在于:

6.根据权利要求1所述的soi衬底的制备方法,其特征在于:<...

【专利技术属性】
技术研发人员:余维嘉许小峰
申请(专利权)人:星中达半导体科技山东有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1