【技术实现步骤摘要】
本专利技术涉及集成电路仿真，特别涉及一种总线布线方法及装置、计算装置和存储介质。
技术介绍
1、集成电路版图的数据规模随着工艺节点的提升和设计复杂度的增加愈发庞大，若版图仍然依赖纯手工进行设计，则会使得集成电路研发周期过于漫长。为了进一步提升版图设计的效率，计算机辅助设计技术不可或缺。
2、模拟集成电路版图设计过程中存在许多总线(下文称bus)需要连接。总线连接时，需要满足很多的要求，例如在bus连接的区域位内存在障碍物，同时在bus端口之间连接时，需要保持匹配，在走线时需要保持一致的行为，如一起拐弯，一起跳层等。此外，在bus布线时通常要满足一定的约束，如连接关系、设计规则约束等。
3、在现有技术中，模拟集成电路版图仍然存在高度依赖手工进行设计的问题，现阶段布线技术在集成电路进行bus布线时线网之间的连接无法保持匹配，布线结果也无法满足drc(design rules checking，设计规则检查)，布线器的易用性差。
4、因此，希望能有一种新的总线布线方法及装置、计算装置和存储介质，能够克服上述问题。
技术实现思路
1、鉴于上述问题，本专利技术的目的在于提供一种总线布线方法及装置、计算装置和存储介质，从而提高布线的效率。
2、根据本专利技术的一方面，提供一种总线布线方法，应用于集成电路仿真设计，所述总线布线方法包括：
3、获取待连接的总线连接点；
4、建立第一连接端，所述第一连接端包括至少两个所述总线连接
5、建立第二连接端，所述第二连接端包括至少两个所述总线连接点，其中，所述第二连接端中的总线连接点不同于所述第一连接端中的总线连接点；
6、在所述第一连接端和所述第二连接端之间布线，得到中间布线；以及
7、根据所述中间布线，在对应的所述第一连接端的总线连接点和所述第二连接端的总线连接点间布线。
8、可选地，在所述第一连接端中，任意两个相邻的所述总线连接点之间的间距相同；
9、所述第一连接端中的总线连接点位于同一布线层；
10、对应连接的所述第一连接端中的总线连接点和所述第二连接端中的总线连接点在所述第一连接端和所述第二连接端中的相对位置相同。
11、可选地，所述总线连接点包括引脚；
12、所述总线布线方法还包括：
13、根据所述第一连接端中的总线连接点，得到对应的待连接总线连接点；以及
14、根据所述待连接总线连接点，建立所述第二连接端。
15、可选地，所述在所述第一连接端和所述第二连接端之间布线，得到中间布线包括：
16、根据所述第一连接端中的总线连接点的布线参数和所述第二连接端中的总线连接点的布线参数，得到中间布线参数；以及
17、根据所述中间布线参数布线得到所述中间布线。
18、可选地，所述中间布线参数包括中间线宽参数和中间孔参数；
19、所述中间线宽参数根据对应的总线连接点的数量、最小线宽、最小间隔和拓扑模式中的至少一个确定；
20、所述中间孔参数根据拓扑模式的不同分为拐折中间孔参数和同向中间孔参数，
21、其中，所述拐折中间孔参数根据出线方向上的中间线宽参数、入线方向上的总线连接点的布线参数、对应的总线连接点的布线参数、对应的总线连接点的数量和最小间隔中的至少一个确定；
22、所述同向中间孔参数根据对应的总线连接点的布线参数、对应的总线连接点的数量和最小间隔中的至少一个确定。
23、可选地，所述总线布线方法还包括：
24、在布线区域中，获取障碍物；
25、根据所述中间布线参数和所述障碍物，得到禁止布线区域，
26、其中，所述禁止布线区域禁止布线。
27、可选地，在对应的所述第一连接端中的总线连接点和所述第二连接端中的总线连接点间布线，得到多条总线布线，
28、其中，所述总线布线位于所述中间布线的区域中，且所述总线布线与所述中间布线的走向一致。
29、可选地，所述在所述第一连接端和所述第二连接端之间布线，得到中间布线包括：
30、根据中间布线参数和单源迪杰斯特拉算法得到布线点链，
31、其中，所述布线点链用于得到所述中间布线。
32、可选地，所述根据所述中间布线，在对应的所述第一连接端的总线连接点和所述第二连接端的总线连接点间布线包括：
33、将所述布线点链拆分为多段平行的子点链；以及
34、根据所述子点链得到所述总线连接点间布线；和/或
35、根据所述中间布线中的中间孔的出线方向和入线方向确定布线孔的方向；
36、根据所述中间孔得到所述总线连接点间布线，至少两条所述总线连接点间布线的交点作为所述布线孔的打孔点。
37、根据本专利技术的另一方面，提供一种总线布线装置，应用于集成电路仿真设计，所述总线布线装置包括：
38、获取单元，用于获取待连接的总线连接点；
39、建立单元，用于建立第一连接端和第二连接端，其中，所述第一连接端包括至少两个所述总线连接点，所述第二连接端包括至少两个所述总线连接点，所述第二连接端中的总线连接点不同于所述第一连接端中的总线连接点；
40、中间布线单元，用于在所述第一连接端和所述第二连接端之间布线，得到中间布线；以及
41、布线单元，用于根据所述中间布线，在对应的所述第一连接端的总线连接点和所述第二连接端的总线连接点间布线。
42、根据本专利技术的又一方面，提供一种计算装置，包括处理器；存储器，用于存储一个或多个程序，其中，当所述一个或多个程序被所述处理器执行，使得所述处理器实现如上所述的总线布线方法。
43、根据本专利技术的再一方面，提供一种计算机可读存储介质，其上存储有计算机程序，其中，该程序被处理器执行时实现如上所述的总线布线方法。
44、根据本专利技术实施例的总线布线方法及装置、计算装置和存储介质，将待布线连接的多个总线连接点合并为连接端进行初步的中间布线，进而根据中间布线拆分得到各总线连接点的布线，不再需要对每个总线连接点单独布线，能够快速完成总线布线。
45、进一步地，根据总线连接点的布线参数确定中间布线参数，能够确保总线布线保持匹配。
46、进一步地，中间布线参数包括中间线宽参数和中间孔参数，支持多通孔布线，有助于提高芯片制造良率。
47、进一步地，合理地把不同的总线布线划分到相应的连接端，在保证布线准确的同时，能够避免违反设计规则，提高布线效率。
48、进一步地，在中间布线时，进行避障布线，确保了最终布线能够避开障碍物，能够有效地减少drc。
49、进一步地，采用单源迪杰斯特拉算法得到busnet点链，进而根据点链对总线连接点进行布线，能够有效减少在布线时违反设计规则。
本文档来自技高网...【技术保护点】
1.一种总线布线方法，应用于集成电路仿真设计，所述总线布线方法包括：
2.根据权利要求1所述的总线布线方法，其中，在所述第一连接端中，任意两个相邻的所述总线连接点之间的间距相同；
3.根据权利要求1所述的总线布线方法，其中，所述总线连接点包括引脚；
4.根据权利要求1所述的总线布线方法，其中，所述在所述第一连接端和所述第二连接端之间布线，得到中间布线包括：
5.根据权利要求4所述的总线布线方法，其中，所述中间布线参数包括中间线宽参数和中间孔参数；
6.根据权利要求4所述的总线布线方法，其中，所述总线布线方法还包括：
7.根据权利要求1所述的总线布线方法，其中，在对应的所述第一连接端中的总线连接点和所述第二连接端中的总线连接点间布线，得到多条总线布线，
8.根据权利要求1所述的总线布线方法，其中，所述在所述第一连接端和所述第二连接端之间布线，得到中间布线包括：
9.根据权利要求8所述的总线布线方法，其中，所述根据所述中间布线，在对应的所述第一连接端的总线连接点和所述第二连接端的总线连接点
10.一种总线布线装置，应用于集成电路仿真设计，所述总线布线装置包括：
11.一种计算装置，包括：
12.一种计算机可读存储介质，其上存储有计算机程序，其中，该程序被处理器执行时实现如权利要求1至9中任一项所述的总线布线方法。
...【技术特征摘要】
1.一种总线布线方法，应用于集成电路仿真设计，所述总线布线方法包括：
2.根据权利要求1所述的总线布线方法，其中，在所述第一连接端中，任意两个相邻的所述总线连接点之间的间距相同；
3.根据权利要求1所述的总线布线方法，其中，所述总线连接点包括引脚；
4.根据权利要求1所述的总线布线方法，其中，所述在所述第一连接端和所述第二连接端之间布线，得到中间布线包括：
5.根据权利要求4所述的总线布线方法，其中，所述中间布线参数包括中间线宽参数和中间孔参数；
6.根据权利要求4所述的总线布线方法，其中，所述总线布线方法还包括：
7.根据权利要求1所述的总线布线方法，其中...
【专利技术属性】
技术研发人员：李海博，张亚东，李起宏，陆涛涛，
申请(专利权)人：北京华大九天科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。