【技术实现步骤摘要】
本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
1、为了更好的适应器件尺寸按比例缩小的要求，半导体工艺逐渐开始从平面晶体管向具有更高功效的三维立体式的晶体管过渡，如：鳍式场效应晶体管(finfet)和全包围栅极(gate-all-around，gaa)晶体管等。其中，鳍式场效应晶体管中，栅极三面包围鳍状(fin)的沟道；全包围栅极晶体管中，栅极从四周包围沟道所在的区域。与平面晶体管相比，鳍式场效应晶体管和全包围栅极晶体管的栅极对沟道的控制能力更强，能够更好的抑制短沟道效应。
2、但是，目前器件的漏电流问题仍较严重。以全包围栅极晶体管(gate-all-around，gaa)为示例，源漏掺杂层位于凸起部上且还与所述凸起部相接触，这导致在沟道结构层下方的凸起部中会形成寄生器件，造成沟道结构层下方的凸起部中也会产生漏电流。尤其是，当源漏掺杂层还嵌入于所述凸起部中时，在位于栅极结构两侧的所述源漏掺杂层之间会形成凸立的鳍式结构，导致鳍式结构内会形成寄生沟道，器件的漏电流更加严重，当源漏掺杂层嵌于凸起...
【技术保护点】
1.一种半导体结构，其特征在于，包括：
2.如权利要求1所述的半导体结构，其特征在于，沿垂直于衬底的方向，所述底部鳍部顶面与顶部鳍部底面之间的距离为5nm至15nm。
3.如权利要求1所述的半导体结构，其特征在于，所述介电层填充所述间隙。
4.如权利要求1所述的半导体结构，其特征在于，位于所述衬底与所述器件栅极结构之间的隔离层作为第一隔离层，所述第一隔离层的顶面与所述器件栅极结构的底面接触；位于所述器件栅极结构侧部的衬底上的隔离层作为第二隔离层，所述第二隔离层的顶面低于所述第一隔离层的顶面，且所述第二隔离层暴露出所述介电层。
...【技术特征摘要】
1.一种半导体结构，其特征在于，包括：
2.如权利要求1所述的半导体结构，其特征在于，沿垂直于衬底的方向，所述底部鳍部顶面与顶部鳍部底面之间的距离为5nm至15nm。
3.如权利要求1所述的半导体结构，其特征在于，所述介电层填充所述间隙。
4.如权利要求1所述的半导体结构，其特征在于，位于所述衬底与所述器件栅极结构之间的隔离层作为第一隔离层，所述第一隔离层的顶面与所述器件栅极结构的底面接触；位于所述器件栅极结构侧部的衬底上的隔离层作为第二隔离层，所述第二隔离层的顶面低于所述第一隔离层的顶面，且所述第二隔离层暴露出所述介电层。
5.如权利要求1所述的半导体结构，其特征在于，沿垂直于所述鳍式结构延伸的方向，所述顶部鳍部的宽度为第一尺寸；沿垂直于所述衬底的方向，所述顶部鳍部的高度为第二尺寸；所述第一尺寸小于所述第二尺寸。
6.如权利要求5所述的半导体结构，其特征在于，所述第一尺寸和第二尺寸的比例范围为1：2至1:5。
7.如权利要求1所述的半导体结构，其特征在于，沿垂直于所述鳍式结构延伸的方向，所述顶部鳍部的顶部宽度小于所述顶部鳍部的底部宽度。
8.如权利要求1所述的半导体结构，其特征在于，所述源漏掺杂区的底面高于所述顶部鳍部的底面。
9.如权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：侧墙，位于所述器件栅极结构的侧壁上；所述侧墙包括多个依次堆叠于器件栅极结构侧壁上的子侧墙；其中，至少一个子侧墙的材料与所述介电层的材料相同。
10.如权利要求1所述的半导体结构，其特征在于，所述衬底的材料包括硅、锗、锗化硅、碳化硅、氮化镓、砷化镓和镓化铟中的一种或多种；
11.一种半导体结构的形成方法，其特征在于，包括：
12.如权利要求11所述的半导体结构的形成方法，其特征在于，提供基底的步骤中，所述牺牲层的材料包括硅、锗、锗化硅、碳化硅、氮化镓、砷化镓和镓化铟中的一种或多种。
13.如权利要求11所述的半导体结构的形成方法，其特征在于，提供基底的步骤包括：形成依次堆叠的第一半导体层、牺牲材料层和第二半导体层；
14.如权利要求13所述的半导体结构...
【专利技术属性】
技术研发人员：金吉松，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。