一种基于FPGA阵列与DSP的压缩数据处理系统技术方案

技术编号:40008808 阅读:30 留言:0更新日期:2024-01-16 14:56
本发明专利技术是一种基于FPGA阵列与DSP的压缩数据处理系统。本发明专利技术涉及压缩数据处理技术领域,本发明专利技术为了能够在数据中心出现压缩数据堆积情况时,对压缩数据进行边缘端在线处理。本发明专利技术通过FPGA阵列与DSP结合的方式,为压缩数据的边缘端处理提供丰富的逻辑和计算资源,从而满足多通道压缩数据同时解压缩、以及对解压缩数据进行后续处理的需求。

【技术实现步骤摘要】

本专利技术涉及压缩数据处理,是一种基于fpga阵列与dsp的压缩数据处理系统。


技术介绍

1、由于云计算的日益普及,数据中心必须处理不断增长的数据流量。数据压缩虽然可以减少数据中心对通信带宽和存储容量的需求,但在使用高峰时也经常出现海量压缩数据堆积,无法及时处理的情况,这就产生了对压缩数据进行边缘端处理的需求。压缩数据处理的第一步通常为解压缩,已有一些研究针对不同解压缩算法在单个fpga上完成了加速。然而,单个fpga由于自身资源的限制,对解压缩后的数据将继续进行处理时可能出现资源不足的情况,同时也可能存在无法对多通道压缩数据源同时解压缩的问题。

2、为解决上述问题,提出基于fpga阵列与dsp的压缩数据处理系统,对数据中心高峰时期堆积的压缩数据进行边缘端在线处理。该系统支持多路压缩数据源输入,可配合多颗fpga进行多通道的并行解压缩。解压缩后的数据可以在fpga阵列中进行高速传输,根据用户逻辑停留在任意fpga中进行处理,或传输至dsp处理器进行处理。


技术实现思路

1、本专利技术为克服现有技术本文档来自技高网...

【技术保护点】

1.一种基于FPGA阵列与DSP的压缩数据处理系统,其特征是:所述系统包括:6个FPGA、DSP最小系统,5路TLK2711压缩数据输入接口,2路RS422压缩数据处理结果输出接口、时钟/触发接口、时钟和触发分发模块、RS422控制指令接口和2路ETH以太网接口,还包含12V电源转换模块、以及JTAG模块;

2.根据权利要求1所述的一种基于FPGA阵列与DSP的压缩数据处理系统,其特征是:

3.根据权利要求2所述的一种基于FPGA阵列与DSP的压缩数据处理系统,其特征是:

4.根据权利要求3所述的一种基于FPGA阵列与DSP的压缩数据处理系统,其特征是...

【技术特征摘要】

1.一种基于fpga阵列与dsp的压缩数据处理系统,其特征是:所述系统包括:6个fpga、dsp最小系统,5路tlk2711压缩数据输入接口,2路rs422压缩数据处理结果输出接口、时钟/触发接口、时钟和触发分发模块、rs422控制指令接口和2路eth以太网接口,还包含12v电源转换模块、以及jtag模块;

2.根据权利要求1所述的一种基于fpga阵列与dsp的压缩数据处理系统,其特征是:

3.根据权利要求2所述的一种基于fpga阵列与dsp的压缩数据处理系统,其特征是:

4.根据权利要求3所述的一种基于fpga阵列与dsp的压缩数据处理系统,其特征是:

5.根据权...

【专利技术属性】
技术研发人员:刘连胜杨雨霏彭宇彭喜元刘大同
申请(专利权)人:哈尔滨工业大学
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1