【技术实现步骤摘要】
本专利技术属于模数转换器，具体涉及一种迭代结构的adc实现方法及电路。
技术介绍
1、将模拟信号转换成数字信号的电路，称为模数转换器（简称adc，analog todigital converter），adc转换的作用是将时间连续、幅值也连续的模拟信号转换为时间离散、幅值也离散的数字信号，adc的种类很多，根据对采样精度，采样速率的要求不同，产生了对应的各种不同结构的adc。
2、目前主要有sigma-delta，sar，pipeline，flash，双积分，时间交错等不同类型。一般说来，一种结构的adc它的采样精度和采用速率是确定的，根据不同的场合需要选择不同类型的adc，使得当前的adc适应范围较小。
技术实现思路
1、本专利技术的目的在于提供一种迭代结构的adc实现方法及电路，迭代型adc可以在不修改任何电路的情况下做到采样精度与采样速率的灵活匹配，因此可以更广泛的应用于各种需求场合，以解决上述
技术介绍
中提出的问题。
2、为实现上述目的，本专利技术采用了如下技术方案：一种迭代结构的adc实现方法，用于双极性信号的模数转换，包括：adc的模拟输入信号经采样保持后与参考信号进行2倍差分放大得到误差信号；误差信号再做为输入信号经采样保持后与参考信号进行下一次2倍差分迭代；采样保持信号的极性决定参考信号的极性，同时移位累加器根据采样保持信号的极性决定移位累加器值左移1位后加1或减1；迭代到期望次数时，移位累加器的值即为adc的转换数据。
3、另一方
4、所述二选一模拟开关的输入为原始模拟输入信号和差分放大器输出的误差信号，所述二选一模拟开关的输出连接到所述采样保持电路的输入；
5、所述采样保持电路的输出连接到所述2倍差分放大器的正端及所述比较器的正端，所述比较器的正端输入为所述采样保持电路的输出，所述比较器的负端接地，所述比较器的输出连接到所述单比特dac的输入和所述移位累加器的输入；
6、所述单比特dac的输入为所述比较器的输出；
7、所述2倍差分放大器的输入正端为所述采样保持电路的输出，所述2倍差分放大器的输入负端为所述单比特dac的输出；
8、所述移位累加器的输入为所述比较器的输出；
9、所述数据寄存器的输入连接所述移位累加器，输出为adc最终转换的数字信号；
10、所述计数器分别与所述二选一模拟开关、所述移位累加器以及所述数据寄存器连接，所述计数器用于控制整体adc，计数器决定当前adc的工作位宽及采样率。
11、优选地，所述单比特dac的输出连接到所述2倍差分放大器的输入负端作为参考信号。
12、优选地，所述2倍差分放大器的输出为所述采样保持电路信号与所述单比特dac信号的差的2倍作为误差信号，连接到二选一模拟开关的输入。
13、优选地，当所述计数器输出值为0时，所述二选一模拟开关选择输出原始模拟输入信号；当所述计数器为其他值时，所述二选一模拟开关选择输出误差信号。
14、优选地，当所述采样保持电路的输出为正电平信号时，所述比较器输出单比特数字信号0；当所述采样保持电路的输出为负电平信号时，比较器输出单比特数字信号1。
15、优选地，当所述比较器输出为0时，所述单比特dac输出正参考电压；当所述比较器输出为1时，所述单比特dac输出负参考电压；其中，参考电压的幅值为最大量程电压的1半。
16、优选地，当所述计数器输出值为0时，所述移位累加器根据所述比较器的输出决定初始值；当所述计数器为其他值时，移位累加器根据比较器的输出决定累加值。
17、优选地，当所述计数器输出值为0时，所述数据寄存器刷新为移位累加器数值，否则，所述数据寄存器保持不变。
18、优选地，当所述计数器的计数周期为n时，adc的输出位宽为n+1位符号位，采样率为系统时钟频率除以n；当所述计数器输出值为0时，所述二选一模拟开关的输出选择模拟输入信号，同时，当所述计数器输出值为0时，所述移位累加器的原数值为adc转换后数字信号值，并且赋值给所述数据寄存器，所述移位累加器本身根据所述比较器的输入决定重置初值为+1或-1。
19、本专利技术的技术效果和优点：本专利技术提出的一种迭代结构的adc实现方法及电路，与现有技术相比，具有以下优点：
20、本专利技术adc的模拟输入信号经采样保持后与参考信号进行2倍差分放大得到误差信号，误差信号再做为输入信号经采样保持后与参考信号进行下一次2倍差分迭代，采样保持信号的极性决定参考信号的极性，同时移位累加器根据采样保持信号的极性决定移位累加器值左移1位后加1或减1，迭代到期望次数时，移位累加器的值即为adc的转换数据，本专利技术迭代结构adc可以通过控制迭代次数，在一种电路下实现不同的采样精度与采样速率，因此比传统结构的adc适用范围更广。
本文档来自技高网...【技术保护点】
1.一种迭代结构的ADC实现方法，用于双极性信号的模数转换，其特征在于，包括：ADC的模拟输入信号经采样保持后与参考信号进行2倍差分放大得到误差信号；误差信号再做为输入信号经采样保持后与参考信号进行下一次2倍差分迭代；采样保持信号的极性决定参考信号的极性，同时移位累加器根据采样保持信号的极性决定移位累加器值左移1位后加1或减1；迭代到期望次数时，移位累加器的值即为ADC的转换数据。
2.一种用于实现根据权利要求1所述的迭代结构的ADC实现方法的迭代型ADC电路，其特征在于，包括：二选一模拟开关、采样保持电路、比较器、单比特DAC、2倍差分放大器、移位累加器、数据寄存器以及计数器，其中：
3.根据权利要求2所述的迭代型ADC电路，其特征在于，所述单比特DAC的输出连接到所述2倍差分放大器的输入负端作为参考信号。
4.根据权利要求3所述的迭代型ADC电路，其特征在于，所述2倍差分放大器的输出为所述采样保持电路信号与所述单比特DAC信号的差的2倍作为误差信号，连接到二选一模拟开关的输入。
5.根据权利要求4所述的迭代型ADC电路，其特征在
6.根据权利要求4所述的迭代型ADC电路，其特征在于，当所述采样保持电路的输出为正电平信号时，所述比较器输出单比特数字信号0；
7.根据权利要求4所述的迭代型ADC电路，其特征在于，当所述比较器输出为0时，所述单比特DAC输出正参考电压；
8.根据权利要求4所述的迭代型ADC电路，其特征在于，当所述计数器输出值为0时，所述移位累加器根据所述比较器的输出决定初始值；
9.根据权利要求4所述的迭代型ADC电路，其特征在于，当所述计数器输出值为0时，所述数据寄存器刷新为移位累加器数值，否则，所述数据寄存器保持不变。
10.根据权利要求4所述的迭代型ADC电路，其特征在于，当所述计数器的计数周期为N时，ADC的输出位宽为N+1位符号位，采样率为系统时钟频率除以N；
...【技术特征摘要】
1.一种迭代结构的adc实现方法，用于双极性信号的模数转换，其特征在于，包括：adc的模拟输入信号经采样保持后与参考信号进行2倍差分放大得到误差信号；误差信号再做为输入信号经采样保持后与参考信号进行下一次2倍差分迭代；采样保持信号的极性决定参考信号的极性，同时移位累加器根据采样保持信号的极性决定移位累加器值左移1位后加1或减1；迭代到期望次数时，移位累加器的值即为adc的转换数据。
2.一种用于实现根据权利要求1所述的迭代结构的adc实现方法的迭代型adc电路，其特征在于，包括：二选一模拟开关、采样保持电路、比较器、单比特dac、2倍差分放大器、移位累加器、数据寄存器以及计数器，其中：
3.根据权利要求2所述的迭代型adc电路，其特征在于，所述单比特dac的输出连接到所述2倍差分放大器的输入负端作为参考信号。
4.根据权利要求3所述的迭代型adc电路，其特征在于，所述2倍差分放大器的输出为所述采样保持电路信号与所述单比特dac信号的差的2倍作为误差信...
【专利技术属性】
技术研发人员：杜凡平，阮庆瑜，
申请(专利权)人：深圳市华普微电子股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。