【技术实现步骤摘要】
本专利技术属于电源控制领域，具体地说是一种防止误触发且能提高比较器速度的信号产生电路。
技术介绍
1、近年来，随着对应用于民用领域和军事领域的各种电子设备高性能、小型化、低功耗的要求越来越高，人们对集成电路的性能要求也不断提高。集成电路芯片作为电子设备的核心部件，芯片内部对电源的要求也越来越高。随着电源管理芯片的不断发展和市场的更高需求，电源电压的稳定与否，以及效率的高低直接影响到整个系统性能。
2、目前，市场上的电源管理芯片大多采用同步电流模pwm控制的dc/dc电源控制芯片。pwm比较器是dc/dc电源芯片控制环路中重要的一个模块，在电流模式控制的开关变换器中，pwm比较器一端输入叠加了斜坡补偿的误差放大器输出控制信号，另一端输入为上管的导通电阻rdson采样到的电感电流信息，当电感电流信号触碰到了叠加了斜坡的vc信号后，pwm比较器输出一个控制上管关断的信号，该信号随后送至功率管驱动电路中。对于pwm比较器而言最重要的就是响应时间，如果响应时间过长，驱动电路对功率管的控制时间也会有延时，使得功率管导通时间比预计时间长，导致输出电流增大；同时pwm比较器输入两端的信号变化缓慢，在不同的条件下极易造成误触发，轻则输出纹波增加、稳定性变差，重则可能会对功率管与电感产生不可逆的损害，且在叠加信号产生的电流通常需要通过一个电阻转换成电压才能作比较，又会造成一定的功耗。
技术实现思路
1、本专利技术的目的，是要提供一种防止误触发且能提高比较器速度的信号产生电路，以解决现有技术
2、本专利技术为实现上述目的，所采用的技术方法如下：
3、一种防止误触发且能提高比较器速度的信号产生电路，包括电流信号叠加电路、电流转电压电路和带输入失调的高电源轨高速pwm比较器电路，电流信号叠加电路的第一信号输入端输入斜坡电流，电流信号叠加电路的第二信号输入端输入dc/dc系统中误差放大器的输出电压，电流信号叠加电路的第三信号输入端输入dc/dc系统中一路固定电流，电流信号叠加电路的叠加电流输出端输出叠加电流信号至电流转电压电路的第一信号输入端，电流转电压电路的第二信号输入端输入dc/dc系统中上功率管栅极逻辑电位的检测信号，电流转电压电路的叠加信号输出端输出叠加信号至pwm比较器电路的正向输入端，pwm比较器电路的负向输入端输入dc/dc系统中上功率管源极与外部功率电感连接处的信号，pwm比较器的第三信号输入端输入dc/dc系统中上功率管栅极逻辑电位的检测信号，pwm比较器电路的控制信号输出端输出的控制信号为关断dc/dc系统中上功率管的信号，pwm比较器电路的反馈信号输出端输出的反馈信号用于输入电流转电压电路的第三信号输入端控制耦合电流转电压电路输出的叠加信号。
4、作为限定：电流信号叠加电路包括第一电流源、第二电流源、第三电流源、第一nmos管、第一高压晶体管、第一电阻、第二电阻和第一电容，第一电流源和第二电流源的一端均连接供电电源电压，第一电流源的另一端分别与第一nmos管的漏极、第三电流源的一端和第一高压晶体管的源极连接，第二电流源的另一端和第一nmos管的源极连接，第一nmos管的源极和第一电阻的一端连接，第一nmos管的栅极输入的控制电压为dc/dc系统中误差放大器的输出电压，第一电阻的另一端接地，第三电流源的另一端接地，第一高压晶体管的栅极分别与第一电容的一端和第二电阻的一端连接，第一电容的另一端接地，第二电阻的另一端连接供电电源，第一高压晶体管的漏极即为电流信号叠加电路的叠加电流输出端。
5、作为进一步限定：电流转电压电路包括第三电阻、第二高压晶体管、第一反相器、第二nmos管、第三nmos管、二极管、肖特基二极管、缓冲器、第二电容和第三电容，第一反相器的输入端输入dc/dc系统中上功率管栅极逻辑电位的检测信号，第一反相器的输出端和第二高压晶体管的栅极连接，第一反相器连接高电源轨,第二高压晶体管的漏极分别与第三电阻的一端、二极管的正极和肖特基二极管的负极连接，第三电阻的另一端和电流信号叠加电路的叠加电流输出端连接，二极管的负极连接输入电压，肖特基二极管的正极与dc/dc系统中上功率管源极与外部功率电感的连接处连接，第二高压晶体管的源极分别与第二nmos管的漏极、第二nmos管的栅极、第三nmos管的漏极、第三电容的一端、第二电容的一端和叠加信号输出端连接，第二nmos管的源极和第三nmos管的源极均与dc/dc系统中上功率管源极与外部功率电感连接处连接，第三电容的另一端与pwm比较器电路的反馈信号输出端连接，第三nmos管的栅极和缓冲器的输入端均输入dc/dc系统中上功率管栅极逻辑电位的检测信号，缓冲器的输出端与第二电容的另一端连接。
6、作为进一步限定：带输入失调的高电源轨高速pwm比较器电路包括第一pmos管、第二pmos管、第三pmos管、第四pmos管、第五pmos管、第六pmos管、第七pmos管、第八pmos管、第九pmos管、第十pmos管、第四nmos管、第五nmos管、第六nmos管、第七nmos管、第四电阻、第五电阻、第六电阻、第七电阻、第八电阻、第九电阻、第二反相器、第三反相器和第四反相器；第一pmos管pm1的栅极与dc/dc系统中上功率管源极与外部功率电感连接处连接，第二pmos管的栅极和电流转电压电路的叠加信号输出端连接，第一pmos管的源极和第二pmos管的源极均与第四pmos管的漏极连接，第一pmos管的漏极分别与第七pmos管的栅极、第四nmos管的漏极和第四电阻的一端连接，第二pmos管的漏极分别与第八pmos管的栅极和第五电阻的一端连接，第七pmos管的源极分别与第五pmos管的漏极和第八pmos管的源极连接，第七pmos管的漏极分别与第六电阻的一端和第十pmos管的栅极连接，第八pmos管的漏极分别与第八电阻的一端和第九pmos管的栅极连接，第六电阻的另一端分别与第五电阻的另一端和第七电阻的一端连接，第八电阻的另一端分别第四电阻的另一端和第九电阻的一端连接，第七电阻的另一端、第四nmos管的源极、第九电阻的另一端、第六nmos管的源极、第七nmos管的源极和第五nmos管的源极均连接高电源轨的负电源轨，第四nmos管的栅极和第五nmos管的栅极均输入经过延迟后的上功率管栅极逻辑电位的检测信号，第四pmos管的栅极、第五pmos管的栅极和第六pmos管的栅极均输入偏置电压信号，第四pmos管的源极、第五pmos管的源极、第六pmos管的源极和第三pmos管的源极均连接高电源轨的正电源轨，第六pmos管的漏极分别与第九pmos管的源极和第十pmos管的源极连接，第九pmos管的漏极分别与第六nmos管的漏极和第六nmos管的栅极连接，第十pmos管的漏极分别与第七nmos管的漏极、第三pmos管的漏极、第五nmos管的漏极和第二反相器的输入端连接，第六nmos管栅极和第七nmos管的栅极连接，第二反相器的输出端分别与第三pmos管的栅极、第三反相器的本文档来自技高网...
【技术保护点】
1.一种防止误触发且能提高比较器速度的信号产生电路，其特征在于，包括电流信号叠加电路、电流转电压电路和带输入失调的高电源轨高速PWM比较器电路，电流信号叠加电路的第一信号输入端输入斜坡电流，电流信号叠加电路的第二信号输入端输入DC/DC系统中误差放大器的输出电压，电流信号叠加电路的第三信号输入端输入DC/DC系统中一路固定电流，电流信号叠加电路的叠加电流输出端输出叠加电流信号至电流转电压电路的第一信号输入端，电流转电压电路的第二信号输入端输入DC/DC系统中上功率管栅极逻辑电位的检测信号，电流转电压电路的叠加信号输出端输出叠加信号至PWM比较器电路的正向输入端，PWM比较器电路的负向输入端输入DC/DC系统中上功率管源极与外部功率电感连接处的信号，PWM比较器的第三信号输入端输入DC/DC系统中上功率管栅极逻辑电位的检测信号，PWM比较器电路的控制信号输出端输出的控制信号为关断DC/DC系统中上功率管的信号，PWM比较器电路的反馈信号输出端输出的反馈信号用于输入电流转电压电路的第三信号输入端控制耦合电流转电压电路输出的叠加信号。
2.根据权利要求1所述的一种防止误触发
3.根据权利要求1或2所述的一种防止误触发且能提高比较器速度的信号产生电路，其特征在于，电流转电压电路包括第三电阻、第二高压晶体管、第一反相器、第二NMOS管、第三NMOS管、二极管、肖特基二极管、缓冲器、第二电容和第三电容，第一反相器的输入端输入DC/DC系统中上功率管栅极逻辑电位的检测信号，第一反相器的输出端和第二高压晶体管的栅极连接，第一反相器连接高电源轨,第二高压晶体管的漏极分别与第三电阻的一端、二极管的正极和肖特基二极管的负极连接，第三电阻的另一端和电流信号叠加电路的叠加电流输出端连接，二极管的负极连接输入电压，肖特基二极管的正极与DC/DC系统中上功率管源极与外部功率电感的连接处连接，第二高压晶体管的源极分别与第二NMOS管的漏极、第二NMOS管的栅极、第三NMOS管的漏极、第三电容的一端、第二电容的一端和叠加信号输出端连接，第二NMOS管的源极和第三NMOS管的源极均与DC/DC系统中上功率管源极与外部功率电感连接处连接，第三电容的另一端与PWM比较器电路的反馈信号输出端连接，第三NMOS管的栅极和缓冲器的输入端均输入DC/DC系统中上功率管栅极逻辑电位的检测信号，缓冲器的输出端与第二电容的另一端连接。
4.根据权利要求1或2所述的一种防止误触发且能提高比较器速度的信号产生电路，其特征在于，带输入失调的高电源轨高速PWM比较器电路包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第四电阻、第五电阻、第六电阻、第七电阻、第八电阻、第九电阻、第二反相器、第三反相器和第四反相器；第一PMOS管PM1的栅极与DC/DC系统中上功率管源极与外部功率电感连接处连接，第二PMOS管的栅极和电流转电压电路的叠加信号输出端连接，第一PMOS管的源极和第二PMOS管的源极均与第四PMOS管的漏极连接，第一PMOS管的漏极分别与第七PMOS管的栅极、第四NMOS管的漏极和第四电阻的一端连接，第二PMOS管的漏极分别与第八PMOS管的栅极和第五电阻的一端连接，第七PMOS管的源极分别与第五PMOS管的漏极和第八PMOS管的源极连接，第七PMOS管的漏极分别与第六电阻的一端和第十PMOS管的栅极连接，第八PMOS管的漏极分别与第八电阻的一端和第九PMOS管的栅极连接，第六电阻的另一端分别与第五电阻的另一端和第七电阻的一端连接，第八电阻的另一端分别第四电阻的另一端和第九电阻的一端连接，第七电阻的另一端、第四NMOS管的源极、第九电阻的另一端、第六NMOS管的源极、第七NMOS管的源极和第五N...
【技术特征摘要】
1.一种防止误触发且能提高比较器速度的信号产生电路，其特征在于，包括电流信号叠加电路、电流转电压电路和带输入失调的高电源轨高速pwm比较器电路，电流信号叠加电路的第一信号输入端输入斜坡电流，电流信号叠加电路的第二信号输入端输入dc/dc系统中误差放大器的输出电压，电流信号叠加电路的第三信号输入端输入dc/dc系统中一路固定电流，电流信号叠加电路的叠加电流输出端输出叠加电流信号至电流转电压电路的第一信号输入端，电流转电压电路的第二信号输入端输入dc/dc系统中上功率管栅极逻辑电位的检测信号，电流转电压电路的叠加信号输出端输出叠加信号至pwm比较器电路的正向输入端，pwm比较器电路的负向输入端输入dc/dc系统中上功率管源极与外部功率电感连接处的信号，pwm比较器的第三信号输入端输入dc/dc系统中上功率管栅极逻辑电位的检测信号，pwm比较器电路的控制信号输出端输出的控制信号为关断dc/dc系统中上功率管的信号，pwm比较器电路的反馈信号输出端输出的反馈信号用于输入电流转电压电路的第三信号输入端控制耦合电流转电压电路输出的叠加信号。
2.根据权利要求1所述的一种防止误触发且能提高比较器速度的信号产生电路，其特征在于，电流信号叠加电路包括第一电流源、第二电流源、第三电流源、第一nmos管、第一高压晶体管、第一电阻、第二电阻和第一电容，第一电流源和第二电流源的一端均连接供电电源电压，第一电流源的另一端分别与第一nmos管的漏极、第三电流源的一端和第一高压晶体管的源极连接，第二电流源的另一端和第一nmos管的源极连接，第一nmos管的源极和第一电阻的一端连接，第一nmos管的栅极输入的控制电压为dc/dc系统中误差放大器的输出电压，第一电阻的另一端接地，第三电流源的另一端接地，第一高压晶体管的栅极分别与第一电容的一端和第二电阻的一端连接，第一电容的另一端接地，第二电阻的另一端连接供电电源，第一高压晶体管的漏极即为电流信号叠加电路的叠加电流输出端。
3.根据权利要求1或2所述的一种防止误触发且能提高比较器速度的信号产生电路，其特征在于，电流转电压电路包括第三电阻、第二高压晶体管、第一反相器、第二nmos管、第三nmos管、二极管、肖特基二极管、缓冲器、第二电容和第三电容，第一反相器的输入端输入dc/dc系统中上功率管栅极逻辑电位的检测信号，第一反相器的输出端和第二高压晶体管的栅极连接，第一反相器连接高电源轨,第二高压晶体管的漏极分别与第三电阻的一端、二极管的正极和肖特基二极管的负极连接，第三电阻的另一端和电流信号叠加电路的叠加电流输出端连接，二极管的负极连接输入电压，肖特基二极管的正极与dc/dc系统中上功率管源极与外部功率电感的连接处连接，第二高压晶体管的源极分别与第二nmos管的漏极、第二nmos管的栅极、第三nmos管的漏极、第三电容的一端、第二电容的一端和...
【专利技术属性】
技术研发人员：刘欢，周爵，陈君涛，甄建宇，李飞宇，朱安康，王滔，孙诗强，向星明，
申请(专利权)人：三微电子科技苏州有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。