【技术实现步骤摘要】
本专利技术涉及集成电路技术。
技术介绍
1、在模数转换器领域，工程师们面对的最大挑战之一是转换速率与量化精度的折中。例如：快闪型架构的模数转换器可以达到很高的转换速率，但量化精度每增加一比特，比较器数目会增加一倍，由此带来的寄生电容电阻以及非线性效应也会按比例增加，从而限制了其实际转换精度，快闪型架构的模数转换器一般量化精度不超过6比特。逐次逼近型模数转换器的量化过程是串行工作，量化精度与转换速率之间更是存在天然的折中关系。虽然时间交织技术能够显著提高转换速率，但其性能最终也受限于单通道模数转换器的架构特点。因此，要同时实现高转换速率与高量化精度，目前最常用的办法是采用流水线架构(典型如：流水线型模数转换器、流水线逐次比较型模数转换器等)来转换信号。流水线架构的模数转换器采用多级量化器来转换信号，每一级量化器需要实现两个功能，一是对输入信号进行粗量化；二是产生残差信号并线性放大，传递给后一级。当残差信号完成传递后，本级量化器又可以处理下一个输入信号，整个模数转换器的转换速率取决于单级量化器的工作速率，量化精度则取决于全部量化器的总量化精度，从而同时实现高速与高精度的信号转换过程。
2、目前在流水线架构模数转换器电路结构中，最具设计挑战和设计难度的模块之一，是用于处理残差信号放大的模块。该模块需要兼有高放大速率和高线性度输出的能力,常用的典型残差放大模块如图1所示，输入信号vin被采样到电容cs上，同时经过本级量化器量化后，生成数字信号d，d经过数模转换电路在放大器的输入节点产生残差信号，经过运算放大器的放大反馈后，使
3、传统上，用于残差放大的运算放大器结构如图2所示，其带宽和增益都会被设计得尽量大，以满足放大速度和放大倍数线性度的要求。其特点是性能稳定，抗工艺、温度、电压变化能力强。但在先进工艺下，其带宽和增益设计呈现较强的折中关系，无法同时满足高带宽和高增益。同时，该结构工作电压较高，通过增加功耗来提高速度的能效比也较低。
4、为了延续闭环式运算放大器在深纳米级先进工艺下的性能，有研究者提出了基于环形放大器的闭环放大结构如图3，该结构本质上是由一个三级环形振荡器改造而来。与环形振荡器不同的是，a1、a2、a3不被当做反相器，而是放大器。图3是接成反馈状态的单端环形放大器，cf是反馈电容，c1、c2、c3是隔离电容，其作用是使得a1、a2、a3的输入(p1、p2、p3)静态工作点能够被独立偏置。与传统的反馈放大器工作原理相同，反馈放大环路通过使vin虚地，从而使vout被放大至设计的电压值。对于环形放大器来说，该原理能够工作的关键在于p2、p3被偏置为一低一高两个不同的静态工作电压vcm-vos和vcm+vos，从而产生所谓的“死区”。当vin偏高时，放大反馈环路使得mn导通，mp关闭，vout电压下降将vin拉低。当vin偏低时，放大反馈环路使得mp导通，mn关闭，vout电压上升将vin拉高。最终当vin足够接近共模(即虚地)时，p2与p3点进入死区，将mp、mn都关闭，放大反馈环路进入稳定状态。该结构具有以下三个优点，一是整个电路不需要高电压，满足先进工艺下低电压设计需求。二是在进入稳定状态过程中，mp与mn均以较大电流对vout进行充放电，相对于传统运算放大器有高的压摆率。三是环形放大电路能提供稳定的高增益，在先进工艺下，晶体管的截止频率增加，本征增益下降，两级放大器都不足以提供足够高的增益。环形放大器是一个三级放大器，能够有足够高的增益，却不会有传统三级放大器的稳定性问题。因为当vin接近虚地时，mp、mn是接近关闭的状态，等效于放大器的主极点被推向了极低的频率，从而保证反馈放大器的相位裕度。
5、目前在高速转换器领域代表性的公司包括美国的adi、ti、broadcom、ibm等，都具有自研的高速高线性度残差信号放大器。
6、相比于基于传统运算放大器的闭环放大结构，基于环形放大器的闭环放大结构在先进工艺下具有一定优势。但作为残差放大模块来讲，其缺点也是不可忽视的。一是其放大速率和放大精度之间存在较强的折中关系。死区对环形放大器反馈环路的稳定工作具有十分重要的意义。当死区电压范围较宽时，反馈环路能够很快进入稳定状态，但放大精度较低。当死区电压范围变窄时，放大精度提高，但是电压过充会变得明显，电路需要更长的时间才能稳定。二是虽然环形放大器压摆率较高，能减少充放电时间，但是当图3中mp、mn逐渐关断时，环形放大器主极点被推至更低频，会增加小信号的稳定时间。
7、总的来说，不管是基于传统运算放大器，还是环形放大器，该类型的闭环放大结构普遍存在放大速度与放大精度之间折中的问题。稳定时间也都需要考虑两个过程，即压摆过程和小信号稳定过程。这使得它们均不是高速高精度模数转换器中残差放大模块的最佳方案。
技术实现思路
1、本专利技术所要解决的技术问题是，提供一种高速高线性度的残差放大器，在电路结构上解耦放大速度和放大精度之间的关系，以达到更高的放大速度和放大精度。
2、本专利技术解决所述技术问题采用的技术方案是，高速高线性度残差放大器，包括差分放大器，其特征在于，还包括两个结构相同的非线性补偿模块，差分放大器的正性差分支路连接第一个非线性补偿模块的输出端，差分放大器的负性差分支路连接有第二个非线性补偿模块的输出端。
3、进一步的，所述非线性补偿模块包括非线性对管、非线性单管和电流镜，非线性对管与非线性单管构成非线性补偿单元，通过电流镜连接到非线性补偿模块的输出端。
4、所述非线性对管由第一mos管和第二mos管组成；
5、非线性补偿模块的第一输入端连接第一mos管的栅极，第二输入端连接第二mos管的栅极，非线性单管的栅极作为一个控制端；
6、差分放大器的正性输入端和第一个非线性补偿模块的第一输入端连接，还与第二个非线性补偿模块的第二输入端连接；
7、差分放大器的负性输入端和第二个非线性补偿模块的第一输入端连接，还与第一个非线性补偿模块的第二输入端连接。
8、所述非线性补偿模块还包括一个源极跟随电路，所述源极跟随电路的输入端与非线性补偿模块的一个输入端连接，源极跟随电路的输出端与非线性单管的栅极连接。
9、具体的，所述源极跟随电路包括一个电流源和一个源随mos管，电流源通过源随mos管接地，源随mos管的栅极作为源极跟随电路的输入端，电流源与源随mos管的连接点作为源极跟随电路的输出端。
10、非线性补偿模块的第一输入端连接源随mos管和第一mos管的栅极，第二输入端连接第二mos管的栅极。
11、可选的，所述源随mos管为pmos管，电流源通过源随mos管接地，电流源与源随mos管的连接点连接非线性单管的栅极。
12、所述差分放大器包括正性差分支路和负性差分支路，正性差分支路包括正性差分pmos管(pm0)、正性差分nmos本文档来自技高网...
【技术保护点】
1.高速高线性度残差放大器，包括差分放大器，其特征在于，还包括两个结构相同的非线性补偿模块，差分放大器的正性差分支路连接第一个非线性补偿模块的输出端，差分放大器的负性差分支路连接有第二个非线性补偿模块的输出端。
2.如权利要求1所述的高速高线性度残差放大器，其特征在于，所述非线性补偿模块包括非线性对管、非线性单管和电流镜，非线性对管与非线性单管构成非线性补偿单元，通过电流镜连接到非线性补偿模块的输出端。
3.如权利要求2所述的高速高线性度残差放大器，其特征在于，所述非线性对管由第一MOS管和第二MOS管组成；
4.如权利要求3所述的高速高线性度残差放大器，其特征在于，所述非线性补偿模块还包括一个源极跟随电路，所述源极跟随电路的输入端与非线性补偿模块的一个输入端连接，源极跟随电路的输出端与非线性单管的栅极连接。
5.如权利要求3所述的高速高线性度残差放大器，其特征在于，所述源随MOS管为PMOS管，电流源通过源随MOS管接地，电流源与源随MOS管的连接点连接非线性单管的栅极。
6.如权利要求3所述的高速高线性度残差放大器，
7.如权利要求3所述的高速高线性度残差放大器，其特征在于，所述差分放大器包括正性差分支路和负性差分支路，
8.如权利要求3所述的高速高线性度残差放大器，其特征在于，所述电流镜由栅极相接的第八十三PMOS管(PM83)和第八十四PMOS管(PM84)构成，二者源极接高电平，第八十三PMOS管(PM83)的漏极作为电流镜输出端，第八十四PMOS管(PM84)的漏极和栅极的连接点作为电流镜输入端；
9.如权利要求4所述的高速高线性度残差放大器，其特征在于，
10.如权利要求3所述的高速高线性度残差放大器，其特征在于，
...【技术特征摘要】
1.高速高线性度残差放大器，包括差分放大器，其特征在于，还包括两个结构相同的非线性补偿模块，差分放大器的正性差分支路连接第一个非线性补偿模块的输出端，差分放大器的负性差分支路连接有第二个非线性补偿模块的输出端。
2.如权利要求1所述的高速高线性度残差放大器，其特征在于，所述非线性补偿模块包括非线性对管、非线性单管和电流镜，非线性对管与非线性单管构成非线性补偿单元，通过电流镜连接到非线性补偿模块的输出端。
3.如权利要求2所述的高速高线性度残差放大器，其特征在于，所述非线性对管由第一mos管和第二mos管组成；
4.如权利要求3所述的高速高线性度残差放大器，其特征在于，所述非线性补偿模块还包括一个源极跟随电路，所述源极跟随电路的输入端与非线性补偿模块的一个输入端连接，源极跟随电路的输出端与非线性单管的栅极连接。
5.如权利要求3所述的高速高线性度残差放大...
【专利技术属性】
技术研发人员：李剑文，杨金达，
申请(专利权)人：成都华微电子科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。