一种无毛刺数字延迟链制造技术

技术编号：39980455 阅读：34 留言：0更新日期：2024-01-09 01:29

本发明专利技术公开了一种无毛刺数字延迟链，属于集成电路数字技术领域。其包括可配置选通模块、时钟门控模块和多级延迟单元串联组成的延迟线，其中延迟单元由延迟电路和选通模块组成。本发明专利技术利用CMOS工艺基本单元来实现链路的延迟，采用两个完全对称延迟电路和反相器的结构提高时钟信号占空比，通过一种无毛刺切换电路实现延迟链动态无毛刺切换，通过one‑hot译码选通电路实现延迟链可配置性，并采用时钟动态门控设计降低电路的动态功耗。该延迟链电路可动态配置延迟长度，同时实现高占空比和动态无毛刺切换。

全部详细技术资料下载

【技术实现步骤摘要】

本专利技术属于集成电路数字，特别涉及到一种无毛刺数字延迟链。

技术介绍

1、在数字接口电路设计中，需要实现收发时钟的生成、门控及选择逻辑。由于工作环境变化，接收时钟和数据总线的延迟会比较大，使得采样窗口变小，严重时会导致采样失败，导致电路功能异常。现有数字延迟链电路采用延迟电路和选通电路组成，其中延迟电路通常采用工艺库器件单元串联实现，由于工艺库器件单元的上升沿和下降沿的延迟不一样，并且随着延迟链级数增加，这种偏差会增大，从而导致通过延迟链的时钟占空比变差，最终会使得电路时序恶化；现有数字延迟链电路选通功能通常由多选一电路实现，在延迟链级数动态切换时，会产生毛刺，从而影响整体设计功能的可靠性和精确性。

2、目前许多文献中提到延迟链的设计，例如，中国专利文献cn103050146b高占空比ddr2数字延迟链电路、专利cn103078610a一种用于数字延迟链的延迟单元、专利cn110224692b一种高线性度延迟链、专利cn111384931b一种延迟电路、方法、延迟链及芯片、专利cn112383291b数字可控延迟链、专利cn116131820本文档来自技高网...

【技术保护点】

1.一种无毛刺数字延迟链，其特征在于，主要由多级延迟单元串联组成；

2.根据权利要求1所述的一种无毛刺数字延迟链，其特征在于，所述选通模块主要由无毛刺选通电路组成，包括一个一级反相器、时钟源A选通电路、时钟源B选通电路和一个2输入或门；

3.根据权利要求1所述的一种无毛刺数字延迟链，其特征在于，还包括可配置选通模块和时钟门控模块；其中，可配置选通模块用于寄存延迟链选通信号，并进行one-hot译码，生成延迟单元的选通信号；时钟门控模块根据延迟链选通信号，动态门控延迟单元选通时钟，将选通延迟单元之后延迟单元选通时钟门控到0，降低电路功耗。