【技术实现步骤摘要】
本披露一般涉及集成电路。更具体地，本披露涉及一种累加并行计数器以及集成电路装置。
技术介绍
1、累加并行计数器(apc，accumulative parallel counters)是一种用于计数和累加事件发生次数的电子计数器，其通过利用电子电路中的触发器和逻辑门，能够高效地进行事件计数，例如计数物品的数量、记录信号脉冲的频率或者跟踪特定事件的发生次数等等。
2、累加并行计数器的优点之一是其计数速度很快。由于并行操作的特性，累加并行计数器中的每个计数单元都可以同时进行计数，从而提高计数的速度。此外，累加并行计数器还可以通过添加更多的计数单元来扩展计数范围，以满足不同应用的需求。鉴于累加并行计数器计数块且可扩展的特点，其在许多领域得以广泛的应用，包括但不限于通信系统、测量仪器、数据采集和实时控制等。
3、现有技术中提供了一种二分式的累加并行计数器设计方案，其将2个n位输入的累加并行计数器通过行波进位加法器进行组合，构建出一个2n+1长度输入的累加并行计数器，其中每一个n位输入的累加并行计数器则也是由2个n-1位输入...
【技术保护点】
1.一种累加并行计数器，其特征在于，包括：
2.根据权利要求1所述的累加并行计数器，其特征在于，所述累加并行计数器的输入端的数量为M，M＝3N+m，N为正整数，m的取值范围为{0,1,2}；
3.根据权利要求2所述的累加并行计数器，其特征在于，响应于m为1或2，所述累加并行计数器还包括：
4.根据权利要求1所述的累加并行计数器，其特征在于，所述累加并行计数器的每一输入端和每一输出端均设有编号标签，在所述累加并行计数器中，所述行波进位加法器的一号全加器所在流水线级的输出端中，有且仅有一个编号标签为第一预设值。
5.根据权利...
【技术特征摘要】
1.一种累加并行计数器，其特征在于，包括：
2.根据权利要求1所述的累加并行计数器，其特征在于，所述累加并行计数器的输入端的数量为m，m＝3n+m，n为正整数，m的取值范围为{0,1,2}；
3.根据权利要求2所述的累加并行计数器，其特征在于，响应于m为1或2，所述累加并行计数器还包括：
4.根据权利要求1所述的累加并行计数器，其特征在于，所述累加并行计数器的每一输入端和每一输出端均设有编号标签，在所述累加并行计数器中，所述行波进位加法器的一号全加器所在流水线级的输出端中，有且仅有一个编号标签为第一预设值。
5.根据权利要求1所述的累加并行计数器，其特征在于，在所述累加并行计数器中，所述一级全加器的输入端的编号标签均为第一预设值。
6.根据权利要求4所述的累加并行计数器，其特征在于，在所述累加并行计数器中，每一输出进位端的...
【专利技术属性】
技术研发人员：李晟，黄俊英，
申请(专利权)人：上海处理器技术创新中心，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。