【技术实现步骤摘要】
本专利技术属于半导体存储器，具体涉及一种铁电存储器及其制备方法。
技术介绍
1、存储器是电子信息处理系统中不可或缺的组成部分。在过去，依靠cmos工艺的不断进步，存储器的性能得以不断提高。但近年来，一方面，尺寸微缩导致的晶体管漏电问题越来越严重，在增大存储器功耗的同时，恶化了存储单元的保持特性，存储器的发展遇到较为明显的瓶颈；另一方面，人工智能和物联网等领域的快速发展又对存储器的容量、速度以及功耗等性能指标提出了更高的要求。在这样的背景下，由于嵌入式铁电随机存取存储器(embedded ferroelectric random access memory，eferam)具有非易失、高密度、低功耗以及读取速度快等特点，可提高系统的整体性能，因此，嵌入式铁电随机存取存储器在近年来备受关注。
2、铁电存储器有两种不同的极化状态，且两种极化状态均可在电压激励撤去后保持。给铁电存储器施加外加电压激励，两种不同极化状态的响应电荷量不同。定义两种不同极化状态分别代表“0”和“1”，可以实现数据的非易失性存储。如果将铁电存储器集成在阵列上，通过给不同极化状态的铁电存储器施加电压，并收集响应电荷带来的电压变化，可以以很低的代价、很高的速度来实现存储功能。但是铁电存储器需要具有足够大的电容面积来提供足够多的电荷变化量，才能产生足够被探测到的电压变化值。较大的铁电存储器面积限制了铁电存储器单元面积的微缩，因此，如何设计和制备铁电存储器，使其面积不超出选择管的面积，不给铁电存储器单元带来额外面积消耗成为了一个急需解决的问题。
>技术实现思路
1、针对以上现有技术中存在的问题，本专利技术提出了一种铁电存储器及其制备方法，在不影响cmos电路性能、不增加铁电存储器单元面积的前提下，在片上嵌入式集成大面积的铁电存储器，从而解决铁电存储器面积限制铁电存储器单元尺寸微缩的问题。
2、本专利技术采用的技术方案如下：
3、一种铁电存储器，其特征在于，包括主体电容区域和电极引出区域，所述主体电容区域为多个应变层和铁电层自下而上交错排列，其中最下层和最上层为应变层，所有应变层中奇数应变层在水平方向上位置对齐，偶数应变层在水平方向上位置对齐，奇数应变层和偶数应变层水平位置不对齐，铁电层与其上方相邻的应变层水平位置一致，在主体电容区域外填充隔离保护材料构成非电极引出区域；所述隔离保护材料包括隔离层、保护层和阻挡层，其中，隔离层位于主体电容区域的两侧，隔离层外侧为保护层，非电极引出区域的四周被阻挡层包裹；所述电极引出区域包括下电极和上电极，均由金属层组成，其中，下电极贯穿所有偶数应变层但是不接触奇数应变层，且贯穿包裹的阻挡层，上电极贯穿所有奇数应变层但不接触偶数应变层，且贯穿除了最下层阻挡层以外的阻挡层。
4、进一步，所述阻挡层材料是氮化硅、碳掺杂氮化硅、硼掺杂氮化硅或者其他元素掺杂的氮化硅材料，阻挡层厚度为10nm至100nm之间。
5、进一步，所述金属层材料是铜、铝、钨或者铑，或者是这些金属与钛、氮化钛的组合，或者是这些金属与钽、氮化钽的组合。
6、进一步，所述隔离层材料是氮化硅、碳掺杂氮化硅、硼掺杂氮化硅或者其他元素掺杂的氮化硅材料。
7、进一步，所述保护层材料是二氧化硅、氟掺杂二氧化硅、碳掺杂二氧化硅、多孔二氧化硅或是其他介电常数不大于二氧化硅的介电材料。
8、进一步，所述应变层材料是氮化钛、氮化钽、钨等单层材料，或者钛、氮化钛组成的叠层材料，或是钽、氮化钽组成的叠层材料，厚度为1nm至50nm之间。
9、进一步，所述铁电层材料是氧化镐或者杂质掺杂氧化铪材料：铪镐氧、铪铝氧、铪硅氧，或者是氧化锆、杂质掺杂氧化铪材料组成的叠层材料，厚度为1nm至20nm之间。
10、本专利技术还提供了一种基于cmos工艺平台制备铁电存储器的方法，其特征在于，所述铁电存储器位于cmos的某一层金属互连线及其通孔的位置，具体包括以下步骤：
11、(1)选取一块已经制备cmos阵列和电路的硅晶圆作为衬底；
12、(2)在衬底上生长填充层和阻挡层材料；
13、(3)在阻挡层上生长应变层材料；
14、(4)通过光刻和刻蚀的方式图形化应变层，定义奇数应变层的位置；
15、(5)生长隔离层材料并刻蚀，在应变层两侧形成隔离层侧墙；
16、(6)生长保护层材料并刻蚀，在隔离层两侧形成保护层侧墙；
17、(7)生长铁电层和应变层材料；
18、(8)通过光刻和刻蚀的方式图形化铁电层和应变层，定义偶数应变层的位置；
19、(9)生长隔离层材料并刻蚀，在应变层两侧形成隔离层侧墙；
20、(10)生长保护层材料并刻蚀，在隔离层两侧形成保护层侧墙；
21、(11)生长铁电层和应变层材料；
22、(12)通过光刻和刻蚀的方式图形化铁电层和应变层，定义奇数应变层的位置；
23、(13)生长隔离层材料并刻蚀，在应变层两侧形成隔离层侧墙；
24、(14)生长保护层材料并刻蚀，在隔离层两侧形成保护层侧墙；
25、(15)重复步骤(7)至步骤(14)制备所需要的剩余应变层和铁电层，以及用于填充间隙的隔离层和保护层；
26、(16)生长阻挡层材料；
27、(17)生长填充层材料并抛光，使其表面平整；
28、(18)通过光刻、刻蚀的方式定义下电极位置；
29、(19)填充金属层并抛光，使其表面平整；
30、(20)生长填充层并抛光，使其表面平整；
31、(21)通过光刻、刻蚀的方式定义上电极位置；
32、(22)填充金属层并抛光，使其表面平整；
33、(23)通过光刻、刻蚀的方式定义非铁电存储器区域cmos电路的金属互连线和通孔位置；
34、(24)生长黏附层、填充金属层，并抛光使得表面平整；
35、(25)生长阻挡层材料；
36、(26)退火；
37、(27)进入常规cmos后道工艺。
38、进一步，在cmos平台若干个金属及其通孔的位置制备若干个铁电存储器，即在所述步骤(25)之后重复步骤(2)至步骤(25)若干次，其中，所述步骤(18)、步骤(21)刻蚀上电极和下电极位置，每次都与前一次工艺制备的上电极和下电极连通。
39、进一步，所述填充层材料是二氧化硅、氟掺杂二氧化硅、碳掺杂二氧化硅、多孔二氧化硅或是其他介电常数不大于二氧化硅的介电材料。
40、进一步，所述黏附层材料是钛、氮化钛组成的叠层材料，或是钽、氮化钽组成的叠层材料。
41、进一步，所述步骤中生长阻挡层材料、隔离层材料、保护层材料和填充层材料的方法为化学气相沉积(cvd)。
42、进一步，所述步骤中生长黏附层材料和生长应变层材料的方法为磁控溅射(sputter)、化学本文档来自技高网...
【技术保护点】
1.一种铁电存储器，其特征在于，包括主体电容区域和电极引出区域，所述主体电容区域为多个应变层和铁电层自下而上交错排列，其中最下层和最上层为应变层，所有应变层中奇数应变层在水平方向上位置对齐，偶数应变层在水平方向上位置对齐，奇数应变层和偶数应变层水平位置不对齐，铁电层与其上方相邻的应变层水平位置一致，在主体电容区域外填充隔离保护材料构成非电极引出区域；所述隔离保护材料包括隔离层、保护层和阻挡层，其中，隔离层位于主体电容区域的两侧，隔离层外侧为保护层，非电极引出区域的四周被阻挡层包裹；所述电极引出区域包括下电极和上电极，均由金属层组成，其中，下电极贯穿所有偶数应变层但是不接触奇数应变层，且贯穿包裹的阻挡层，上电极贯穿所有奇数应变层但不接触偶数应变层，且贯穿除了最下层阻挡层以外的阻挡层。
2.如权利要求1所述的一种铁电存储器，其特征在于，所述阻挡层材料是氮化硅、碳掺杂氮化硅、硼掺杂氮化硅或者其他元素掺杂的氮化硅材料，阻挡层厚度为10nm至100nm之间。
3.如权利要求1所述的一种铁电存储器，其特征在于，所述金属层材料是铜、铝、钨或者铑，或者是这些金属与钛、氮化
4.如权利要求1所述的一种铁电存储器，其特征在于，所述隔离层材料是氮化硅、碳掺杂氮化硅、硼掺杂氮化硅或者其他元素掺杂的氮化硅材料。
5.如权利要求1所述的一种铁电存储器，其特征在于，所述保护层材料是二氧化硅、氟掺杂二氧化硅、碳掺杂二氧化硅、多孔二氧化硅或是其他介电常数不大于二氧化硅的介电材料。
6.如权利要求1所述的一种铁电存储器，其特征在于，所述应变层材料是氮化钛、氮化钽、钨等单层材料，或者钛、氮化钛组成的叠层材料，或是钽、氮化钽组成的叠层材料，厚度为1nm至50nm之间。
7.如权利要求1所述的一种铁电存储器，其特征在于，所述铁电层材料是氧化镐或者杂质掺杂氧化铪材料：铪镐氧、铪铝氧、铪硅氧，或者是氧化锆、杂质掺杂氧化铪材料组成的叠层材料，厚度为1nm至20nm之间。
8.一种基于CMOS工艺平台制备如权利要求1所述的铁电存储器的方法，其特征在于，所述铁电存储器位于CMOS的某一层金属互连线及其通孔的位置，具体包括以下步骤：
9.如权利要求8所述的方法，其特征在于，在COMS平台若干个金属互连线及其通孔的位置制备若干个铁电存储器，即在所述步骤(25)之后重复步骤(2)至步骤(25)若干次，其中，所述步骤(18)、步骤(21)刻蚀上电极和下电极位置，每次都与前一次工艺制备的上电极和下电极连通。
10.如权利要求8所述的方法，其特征在于，所述填充层材料是二氧化硅、氟掺杂二氧化硅、碳掺杂二氧化硅、多孔二氧化硅或是其他介电常数不大于二氧化硅的介电材料。
11.如权利要求8所述的方法，其特征在于，所述黏附层材料是钛、氮化钛组成的叠层材料，或是钽、氮化钽组成的叠层材料。
...【技术特征摘要】
1.一种铁电存储器，其特征在于，包括主体电容区域和电极引出区域，所述主体电容区域为多个应变层和铁电层自下而上交错排列，其中最下层和最上层为应变层，所有应变层中奇数应变层在水平方向上位置对齐，偶数应变层在水平方向上位置对齐，奇数应变层和偶数应变层水平位置不对齐，铁电层与其上方相邻的应变层水平位置一致，在主体电容区域外填充隔离保护材料构成非电极引出区域；所述隔离保护材料包括隔离层、保护层和阻挡层，其中，隔离层位于主体电容区域的两侧，隔离层外侧为保护层，非电极引出区域的四周被阻挡层包裹；所述电极引出区域包括下电极和上电极，均由金属层组成，其中，下电极贯穿所有偶数应变层但是不接触奇数应变层，且贯穿包裹的阻挡层，上电极贯穿所有奇数应变层但不接触偶数应变层，且贯穿除了最下层阻挡层以外的阻挡层。
2.如权利要求1所述的一种铁电存储器，其特征在于，所述阻挡层材料是氮化硅、碳掺杂氮化硅、硼掺杂氮化硅或者其他元素掺杂的氮化硅材料，阻挡层厚度为10nm至100nm之间。
3.如权利要求1所述的一种铁电存储器，其特征在于，所述金属层材料是铜、铝、钨或者铑，或者是这些金属与钛、氮化钛的组合，或者是这些金属与钽、氮化钽的组合。
4.如权利要求1所述的一种铁电存储器，其特征在于，所述隔离层材料是氮化硅、碳掺杂氮化硅、硼掺杂氮化硅或者其他元素掺杂的氮化硅材料。
5.如权利要求1所述的一种铁电存储器，其特征在于，所述保护层材料...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。