【技术实现步骤摘要】
本申请涉及集成电路领域，尤其涉及一种集成电路的时序收敛方法、装置及设备。
技术介绍
1、目前，在进行集成电路设计过程中，通常需要对设计进行不断地调整或者修改，以便确保所设计的电路满足时序要求。
2、如何确保设计得到的集成电路可以满足时序要求是一种亟需解决的问题。
技术实现思路
1、本申请提供的集成电路的时序收敛方法、装置及设备、装置及设备，用以确保集成电路符合时序要求。
2、第一方面，本申请提供一种集成电路的时序收敛方法，所述集成电路包括多个电路模块，所述方法包括：
3、在所述多个电路模块中确定至少一个目标模块；其中，所述目标模块的工作频率大于第一预设值和/或所述目标模块的被调用次数大于第二预设值；
4、确定所述目标模块的待修正端口和所述待修正端口的连接关系；其中，所述待修正端口为所述目标模块中需要进行时序修正的端口；所述连接关系用于指示需要与所述待修正端口连接的电路模块；
5、确定需要插入所述连接关系指示的连接链路的缓冲模块，若确定插入所述缓冲模块后所述待修正端口的数据传输速率无法满足时序要求，则调整插入所述连接链路的缓冲模块，直至所述待修正端口的数据传输速率符合时序要求。
6、在一些实施例中，确定所述目标模块的待修正端口，包括：
7、确定所述集成电路的布放信息；其中，所述布放信息用于指示集成电路中各电路模块的摆放区域；
8、基于所述布放信息，对所述集成电路进行布线处理，得到初始版图信
9、对所述初始版图信息进行时序优化处理，得到处理后的版图信息；其中，所述时序优化处理用于指示对所述初始版图信息中的信号传输进行时序约束；
10、对所述处理后的版图信息进行时序分析处理，得到第一时序分析结果；其中，所述第一时序分析结果用于指示处理后的版图信息中各端口的数据是否符合时序传输要求；
11、根据所述时序分析结果，确定所述目标模块的待修正端口。
12、在一些实施例中，对所述初始版图信息进行时序优化处理，得到处理后的版图信息，包括：
13、生成第一约束条件；其中，所述第一约束条件用于约束仅允许对所述集成电路中除所述目标模块的端口以外的其余电路模块的端口的信号传输进行时序约束；
14、基于所述第一约束条件，对所述初始版图信息进行时序优化处理，得到处理后的版图信息。
15、在一些实施例中，在所述多个电路模块中确定至少一个目标模块，包括：
16、获取所述集成电路的数据流信息；其中，所述数据流信息用于记录所述电路模块之间的信号传输关系；
17、根据所述数据流信息，确定符合预设条件的电路模块为目标模块；其中，所述预设条件为电路模块接收得到的信号数量大于第三预设值，或者所述电路模块输出的信号数量大于第四预设值。
18、在一些实施例中，确定需要插入所述连接关系指示的连接链路的缓冲模块，若确定插入所述缓冲模块后所述待修正端口的数据传输速率无法满足时序要求，则调整插入所述连接链路的缓冲模块，直至所述待修正端口的数据传输速率符合时序要求，包括：
19、确定需要插入所述连接关系指示的连接链路的缓冲模块；
20、对所述集成电路和所述缓冲模块进行布线处理，得到第一版图信息；
21、生成第二约束条件；其中，所述第二约束条件用于约束仅允许对所述集成电路中除所述缓冲模块所处的连接链路以外的其余链路中的信号传输进行时序约束；
22、根据所述第二约束条件，对所述第一版图信息进行时序优化处理，得到第二版图信息；
23、对所述第二版图信息进行时序分析处理，得到第二时序分析结果；其中，所述第二时序分析结果用于指示第二版图信息中各端口的数据是否符合时序传输要求；
24、若确定插入所述缓冲模块后所述待修正端口的数据传输速率无法满足时序要求，则调整插入所述连接链路的缓冲模块，直至所述待修正端口的数据传输速率符合时序要求。
25、在一些实施例中，确定需要插入所述连接关系指示的连接链路的缓冲模块，包括：
26、确定所述目标模块的负载量；其中，所述负载量用于指示所述目标模块的被调用次数；
27、根据所述目标模块的负载量，确定需要插入所述连接关系指示的连接链路的缓冲模块的驱动能力。
28、在一些实施例中，在对所述集成电路和所述缓冲模块进行布线处理，得到第一版图信息之前，所述方法还包括：
29、删除所述集成电路中的目标器件；其中，所述目标器件为基于对源代码进行物理综合处理过程中所插入的缓冲模块；所述源代码为对所述集成电路的行为级描述代码。
30、在一些实施例中，调整插入所述连接链路的缓冲模块，包括：
31、调整插入所述连接链路的缓冲模块的驱动能力、所述连接链路中缓冲模块的数量、所述连接链路中缓冲模块的位置信息、所述连接链路中的绕线信息中的至少一项。
32、第二方面，本申请提供一种集成电路的时序收敛装置，所述集成电路包括多个电路模块，所述装置包括：
33、第一确定单元，用于在所述多个电路模块中确定至少一个目标模块；其中，所述目标模块的工作频率大于第一预设值和/或所述目标模块的被调用次数大于第二预设值；
34、第二确定单元，用于确定所述目标模块的待修正端口；
35、第三确定单元，用于确定所述待修正端口的连接关系；其中，所述待修正端口为所述目标模块中需要进行时序修正的端口；所述连接关系用于指示需要与所述待修正端口连接的电路模块；
36、插入单元，用于确定需要插入所述连接关系指示的连接链路的缓冲模块；
37、调整单元，用于若确定插入所述缓冲模块后所述待修正端口的数据传输速率无法满足时序要求，则调整插入所述连接链路的缓冲模块，直至所述待修正端口的数据传输速率符合时序要求。
38、在一些实施例中，第二确定单元，包括：
39、第一确定模块，用于确定所述集成电路的布放信息；其中，所述布放信息用于指示集成电路中各电路模块的摆放区域；
40、第一处理模块，用于基于所述布放信息，对所述集成电路进行布线处理，得到初始版图信息；
41、第二处理模块，用于对所述初始版图信息进行时序优化处理，得到处理后的版图信息；其中，所述时序优化处理用于指示对所述初始版图信息中的信号传输进行时序约束；
42、第三处理模块，用于对所述处理后的版图信息进行时序分析处理，得到第一时序分析结果；其中，所述第一时序分析结果用于指示处理后的版图信息中各端口的数据是否符合时序传输要求；
43、第二确定模块，用于根据所述时序分析结果，确定所述目标模块的待修正端口。
44、在一些实施例中，第二处理模块，具体用于：
45、生成第一约束条件；其中，所述第一约束条件用于约束仅允许对所述集成电路中除所述目标模块的本文档来自技高网...
【技术保护点】
1.一种集成电路的时序收敛方法，其特征在于，所述集成电路包括多个电路模块，所述方法包括：
2.根据权利要求1所述的方法，其特征在于，确定所述目标模块的待修正端口，包括：
3.根据权利要求2所述的方法，其特征在于，对所述初始版图信息进行时序优化处理，得到处理后的版图信息，包括：
4.根据权利要求1所述的方法，其特征在于，在所述多个电路模块中确定至少一个目标模块，包括：
5.根据权利要求1所述的方法，其特征在于，若确定插入所述缓冲模块后所述待修正端口的数据传输速率无法满足时序要求，则调整插入所述连接链路的缓冲模块，直至所述待修正端口的数据传输速率符合时序要求，包括：
6.根据权利要求5所述的方法，其特征在于，确定需要插入所述连接关系指示的连接链路的缓冲模块，包括：
7.根据权利要求5所述的方法，其特征在于，在对所述集成电路和所述缓冲模块进行布线处理，得到第一版图信息之前，所述方法还包括：
8.根据权利要求1-7中任一项所述的方法，其特征在于，调整插入所述连接链路的缓冲模块，包括：
9.一种
10.一种电子设备，其特征在于，包括：处理器，以及与所述处理器通信连接的存储器；
...【技术特征摘要】
1.一种集成电路的时序收敛方法，其特征在于，所述集成电路包括多个电路模块，所述方法包括：
2.根据权利要求1所述的方法，其特征在于，确定所述目标模块的待修正端口，包括：
3.根据权利要求2所述的方法，其特征在于，对所述初始版图信息进行时序优化处理，得到处理后的版图信息，包括：
4.根据权利要求1所述的方法，其特征在于，在所述多个电路模块中确定至少一个目标模块，包括：
5.根据权利要求1所述的方法，其特征在于，若确定插入所述缓冲模块后所述待修正端口的数据传输速率无法满足时序要求，则调整插入所述连接链路的缓冲模块，直至所述待修正端口的...
【专利技术属性】
技术研发人员：李明，吴列治，王雪静，刘洋，
申请(专利权)人：上海合芯数字科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。