【技术实现步骤摘要】
本专利技术属于集成电路的测试领域，更具体地，涉及一种高速集成电路延迟时间测试系统及方法。
技术介绍
1、现有集成电路的延迟时间参数需要通过具有两路通道的高速示波器实现测试和判别。将触发信号和待测试信号连接至示波器的两个通道，设定集成电路的触发信号通道为示波器的触发信号通道，并根据延迟参数的大小设定示波器的水平时间分辨率，即水平上每格时间的大小。测试开始后，触发通道被触发，同时待测试通道也被显示到示波器屏幕，通过示波器标尺手动调整读取延迟值或者调用示波器的延迟测量功能进行读取。
2、上述方法为行业通用方法，具有普适性，但是高速示波器价格昂贵，并且测试速度较慢，不适合快速的集成电路筛选测试。
技术实现思路
1、针对现有技术的缺陷，本专利技术的目的在于提供一种高速集成电路延迟时间测试系统及方法，旨在解决现有集成电路的延迟时间参数需要两路通道的高速示波器实现测试和判别，但是高速示波器价格昂贵，并且测试速度较慢，不适合快速的集成电路筛选测试的问题。
2、为实现上述目的，本专利技术提供了一种高速集成电路延迟时间测试系统，包括：可编程延迟时间单元和高速数字触发电路；
3、高速集成电路的输出端与可编程延迟时间单元的输入端和高速数字触发电路的输入端相连，且可编程延迟时间单元的输出端连接至高速数字触发电路；
4、可编程延迟时间单元用于将高速集成电路传输的触发信号进行延迟；其中，可编程延迟时间单元的延迟时间根据高速集成电路标称最大延迟值设定；
6、进一步优选地，当触发信号先于被触发信号，则判定高速集成电路参数不合格；当被触发信号先于触发信号，则判定集成电路参数合格。
7、进一步优选地，可编程延迟时间单元为半导体可编程延迟单元或基于物理延迟线的可编程延迟单元。
8、进一步优选地，高速触发数字电路为高速rs触发器，r端接收触发信号，s端接收被触发信号；当延迟后的触发信号先于被触发信号到达高速触发数字电路，则输出高电平，否则输出低电平。
9、另一方面，本专利技术提供了一种高速集成电路延迟时间测试方法，包括以下步骤：
10、根据高速集成电路标称最大延迟值设定可编程延时单元的延迟时间；
11、将触发信号传输至可编程的延迟时间单元进行延迟；
12、采用高速触发数字电路接收延迟后的触发信号和被触发信号，根据触发信号和被触发信号到达高速触发数字电路的顺序，判断高速集成电路参数是否合格。
13、进一步优选地，当触发信号先于被触发信号，则判定高速集成电路参数不合格；当被触发信号先于触发信号，则判定集成电路参数合格。
14、进一步优选地，可编程延迟时间单元为半导体可编程延迟单元或基于物理延迟线的可编程延迟单元。
15、进一步优选地，高速触发数字电路为高速rs触发器，r端接收触发信号，s端接收被触发信号；当延迟后的触发信号先于被触发信号到达高速触发数字电路，则输出高电平，否则输出低电平。
16、总体而言，通过本专利技术所构思的以上技术方案与现有技术相比，具有以下有益效果：
17、本专利技术提供了一种高速集成电路延迟时间测试系统及方法，其中，测试系统包括可编程延迟时间单元和高速数字触发电路，不需要示波器，根据高速集成电路标称最大延迟值设置可编程延迟时间的延迟单元的延迟时间，使理论上被触发信号不晚于延迟后的触发信号的到达时间，再通过高速数字触发电路判断两路信号到达的先后顺序即可实现对高速集成电路的延迟时间是否达到标称指标。本专利技术在不需要昂贵的示波器下具有良好的应用前景。
本文档来自技高网...【技术保护点】
1.一种高速集成电路延迟时间测试系统，其特征在于，包括：可编程延迟时间单元和高速数字触发电路；
2.根据权利要求1所述的高速集成电路延迟时间测试系统，其特征在于，当触发信号先于被触发信号，则判定高速集成电路参数不合格；当被触发信号先于触发信号，则判定集成电路参数合格。
3.根据权利要求1或2所述的高速集成电路延迟时间测试系统，其特征在于，所述可编程延迟时间单元为半导体可编程延迟单元或基于物理延迟线的可编程延迟单元。
4.根据权利要求1所述的高速集成电路延迟时间测试系统，其特征在于，所述高速触发数字电路为高速RS触发器，R端用于接收触发信号，S端用于接收被触发信号；当延迟后的触发信号先于被触发信号到达高速触发数字电路，则输出高电平，否则输出低电平。
5.基于权利要求1所述的高速集成电路延迟时间测试系统的高速集成电路延迟时间测试方法，其特征在于，包括以下步骤：
6.根据权利要求5所述的高速集成电路延迟时间测试方法，其特征在于，当触发信号先于被触发信号，则判定高速集成电路参数不合格；当被触发信号先于触发信号，则判定集成电路参数
7.根据权利要求4或5所述的高速集成电路延迟时间测试方法，其特征在于，可编程延迟时间单元为半导体可编程延迟单元或基于物理延迟线的可编程延迟单元。
8.根据权利要求4所述的高速集成电路延迟时间测试方法，其特征在于，高速触发数字电路为高速RS触发器，R端接收触发信号，S端接收被触发信号；当延迟后的触发信号先于被触发信号到达高速触发数字电路，则输出高电平，否则输出低电平。
...【技术特征摘要】
1.一种高速集成电路延迟时间测试系统，其特征在于，包括：可编程延迟时间单元和高速数字触发电路；
2.根据权利要求1所述的高速集成电路延迟时间测试系统，其特征在于，当触发信号先于被触发信号，则判定高速集成电路参数不合格；当被触发信号先于触发信号，则判定集成电路参数合格。
3.根据权利要求1或2所述的高速集成电路延迟时间测试系统，其特征在于，所述可编程延迟时间单元为半导体可编程延迟单元或基于物理延迟线的可编程延迟单元。
4.根据权利要求1所述的高速集成电路延迟时间测试系统，其特征在于，所述高速触发数字电路为高速rs触发器，r端用于接收触发信号，s端用于接收被触发信号；当延迟后的触发信号先于被触发信号到达高速触发数字电路，则输出高电平，否则输出低电平。
...【专利技术属性】
技术研发人员：周厚平，顾翼，张明虎，
申请(专利权)人：中国船舶集团有限公司第七〇九研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。