System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
本专利技术涉及fpga通信装置服务,具体为基于qspi接口的fpga板级通信装置及通信方法。
技术介绍
1、spi全名为串行外围设备接口,是一种高速全双工的同步通信总线,qspi为spi接口的拓展,q代表qnad即四倍传输的意思,也称为四线制spi,因此该接口的传输速率将远远快于标准的spi。在专利技术公开号cn107741915a一种基于sdio接口的fpga板级通信装置及通信方法,提出了针对传统fpga板级通信的种种缺点,将sdio接口扩展到fpga上,在fpga上实现一种高速的、数据可靠的通信方法,控制信号处理单元极大的简化了主机fpga和从机fpga间的信号传输过程。
2、常见的spi、i2c、uart相比与以太网、pcie、emif等协议会慢得多,但它们更简单,使用的硬件和系统资源占用更少,因此spi、i2c、uart非常适用于异构直接非大量高速数据通信。而spi速率不仅比i2c和uart快,更为独特优势是可以不间断地传输数据,可以连续发送或者接收任意数量的数据流,而i2c和uart的数据流传输是以数据包形式发送,限制特定的位数。而qspi是从spi拓展出来的,qspi是四线半双工,spi是双线全双工,比spi理论上大4倍速率。
技术实现思路
1、(一)解决的技术问题
2、针对现有技术的不足,本专利技术为了解决这个问题,通过基于qspi接口的fpga板级通信装置,使数据流可以不间断传输,传输效率更快。
3、(二)技术方案
4
5、arm drive stat模块,用于应用调用驱动函数接口;
6、驱动初始化模块,用于配置参数和初始化qspi总线;
7、arm应用数据收发模块,进行数据循环收发,并且校验数据是否有误码;
8、数据处理模块,保障通信的同步性和实时性;
9、所述fpga从机端包括有qspi控制逻辑单元、解析数据帧单元和数据缓存区ram。
10、优选的,所述arm主机端包括用于配置qspi总线的控制寄存器、状态寄存器和数据缓存fifo,还包括有向从机发送数据的循环发送数据模块、接受从机数据的循环接收数据模块以及校验读写数据是否一致的校验模块。
11、优选的,所述qspi控制逻辑单元包括用于:控制数据帧解包和组包和控制数据流读写ram;所述解析数据帧单元包括用于解析数据帧的命令、地址、空指令(读)及数据和对命令、地址、空指令、数据组包;所述数据缓存区ram用于根据地址读写数据。
12、优选的,所述qspi控制逻辑单元读写来自数据缓存区-ram及解析数据帧单元的数据。
13、基于qspi接口的fpga板级通信装置及通信方法,fpga作为从机实现qspi数据读写通信,其通信方法包括:
14、s1、首先,需要配置qspi总线,包括配置qspi的参数、寄存器、时钟树等;
15、s2、根据qspi四线数据通信时序读写从机的数据;
16、s3、校验读写数据是否一致以及通信是否成功
17、优选的,该装置通过fpga端接收qspi数据帧后解析出命令、地址和数据,随即转换成并口通信,然后根据配置qspi总线的命令和地址读写相应的控制寄存器、状态寄存器和数据缓存fifo。
18、(三)有益效果
19、与现有技术相比,本专利技术提供了基于qspi接口的fpga板级通信装置及通信方法,具备以下有益效果:本专利技术装置基于qspi接口,fpga作为从机实现qspi数据读写通信,该装置通过fpga端接收qspi数据帧后解析出命令、地址和数据,随即转换成并口通信,因其qspi四线半双工,使得数据流可以不间断传输,比spi、i2c、uart速率更快且比pcie、以太网等占用资源更少。
本文档来自技高网...【技术保护点】
1.基于QSPI接口的FPGA板级通信装置,其特征在于:包括ARM主机端和FPGA从机端,主要端口有CS端口、SCK端口和QIO端口,所述ARM主机端通过上述端口与FPGA从机端中的QSPIFlsah外设相互通信,所述ARM主机端设有:
2.根据权利要求1所述的基于QSPI接口的FPGA板级通信装置,其特征在于:所述ARM主机端包括用于配置QSPI总线的控制寄存器、状态寄存器和数据缓存FIFO,还包括有向从机发送数据的循环发送数据模块、接受从机数据的循环接收数据模块以及校验读写数据是否一致的校验模块。
3.根据权利要求1所述的基于QSPI接口的FPGA板级通信装置及通信方法,其特征在于:所述QSPI控制逻辑单元包括用于:控制数据帧解包和组包和控制数据流读写RAM;所述解析数据帧单元包括用于解析数据帧的命令、地址、空指令(读)及数据和对命令、地址、空指令、数据组包;所述数据缓存区RAM用于根据地址读写数据。
4.根据权利要求3的基于QSPI接口的FPGA板级的通信方法,其特征在于:所述QSPI控制逻辑单元读写来自数据缓存区-RAM及解析数据帧单元
5.根据权利要求1-4任一项所述的基于QSPI接口的FPGA板级通信装置及通信方法,其特征在于:FPGA作为从机实现QSPI数据读写通信,其通信方法包括:
6.根据权利要求5所述的基于QSPI接口的FPGA板级通信装置及通信方法,其特征在于:该装置通过FPGA端接收QSPI数据帧后解析出命令、地址和数据,随即转换成并口通信,然后根据配置QSPI总线的命令和地址读写相应的控制寄存器、状态寄存器和数据缓存FIFO。
...【技术特征摘要】
1.基于qspi接口的fpga板级通信装置,其特征在于:包括arm主机端和fpga从机端,主要端口有cs端口、sck端口和qio端口,所述arm主机端通过上述端口与fpga从机端中的qspiflsah外设相互通信,所述arm主机端设有:
2.根据权利要求1所述的基于qspi接口的fpga板级通信装置,其特征在于:所述arm主机端包括用于配置qspi总线的控制寄存器、状态寄存器和数据缓存fifo,还包括有向从机发送数据的循环发送数据模块、接受从机数据的循环接收数据模块以及校验读写数据是否一致的校验模块。
3.根据权利要求1所述的基于qspi接口的fpga板级通信装置及通信方法,其特征在于:所述qspi控制逻辑单元包括用于:控制数据帧解包和组包和控制数据流读写ram;所述解析数据帧单元包括用于...
【专利技术属性】
技术研发人员:江恩鹏,陈昱,李文杰,
申请(专利权)人:广州创龙电子科技有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。