【技术实现步骤摘要】
本专利技术属于芯片设计领域，尤其涉及一种新型的异构多核信息处理sip(systemin a package，系统级封装)模块。
技术介绍
1、随着现代战争由信息化转向智能化，制空权的夺取显得尤为重要。有关计算机系统的实时性和机动性在某种程度上决定了战争的走势，这就对有关计算机系统的实时性和机动性提出了更高的要求。
2、有关计算机系统的实时性和机动性的提升，是基于性能和计算能力的提升，一定程度上依赖于处理器的处理速度和计算能力，随着芯片技术的不断发展，处理器向着处理速度更高，计算能力更强，体积更小，以及片上soc技术的发展。
3、随着现代军事科技的发展，对有关计算机系统的精度、处理速度的要求越来越高，要求产品在具有较小的体积和空间内，具有较大的信息处理能力和计算能力。
技术实现思路
1、本专利技术提出了一种新型的异构多核信息处理sip模块，用于实现计算机信息处理部分小型化、模块化，包括堆叠的底板、第一层和第二层，所述第一层处于所述底板和所述第二层之间，所述底板用于实现sip模块的外部信号输出，以及电源管脚输入，由引线桥和pga管脚在封装载板上布局布线而成；所述第一层包括dsp、flash、sdram，dsp之间的互连信号在本层内完成，dsp和fpga之间的互联信号通过桥连表面激光雕刻实现，布线时，fpga与dsp间的通信接口信号线、地址线、数据线等长且阻抗匹配；所述第二层包括fpga及prom，fpga和dsp之间的互联信号通过桥连表面激光雕刻输入输出，fpg
2、进一步地，在所述底板中，电源线直径不小于0.5mm，电流大于2a，信号线为10mil，在所述第一层的正中央放置一个温度敏感的pn结管，所述pn结管的正向电压降随温度的变化会有规律的变化，从而在测试时通过控制所述pn结管的正向电压降来评估模块内部的实际工作温度。
3、进一步地，所述底板的pcb厚度在1mm以内。
4、进一步地，在所述第一层中，dsp和相关元器件放置在封装载板的底层，部分电阻、电容布置于载板的顶层，所述第一层的pcb厚度为0.8mm。
5、进一步地，在所述第二层中，fpga居中布局，邦线长度不超过3.5mm。
6、进一步地，dsp采用定点数字信号处理器裸片，型号为ft-c6713，工作频率通过配置外部晶振来实现频率的变换，采用外部时钟输入，cpu实际工作频率最高为200mhz；外围io模块供电为3.3v，内核供电为1.26v。
7、进一步地，flash单元采用2片sm29lv160裸芯片，共1024k×16bits×2个，每一个dsp处理器外部挂载一个flash，用于数据和程序存储；
8、进一步地，sdram单元采用2片is45s32200l，共2048k×32bits×2个，每一个dsp处理器外部挂载一个sdram，用于程序加载；
9、进一步地，fpga采用1片smq2v3000，外围io供电为3.3v，内核供电为1.5v；内部所有的电源输入管脚都连接有滤波电容。
10、进一步地，各层的基板采用fr4高tg170度pcb板和专用封装基板，元器件直接焊接在封装基板上，层间互连信号通过模块表面的金属镀层走线互连。
11、本专利技术能够使得产品在有限的体积、重量和功耗的情况下能够实现更高的信息处理能力，从而保证产品拥有更高的机动性和实时性。
12、本专利技术一种新型的异构多核信息处理sip模块，用于有关计算机系统的信息处理部分。新型的异构多核信息处理sip模块实现以高性能双dsp+fpga为架构的异构多核计算机信息处理模块，同时此sip同样适用传统以单dsp+fpga为主处理器架构的计算机的信息处理模块。
本文档来自技高网...【技术保护点】
1.一种新型的异构多核信息处理SIP模块，包括堆叠的底板、第一层和第二层，所述第一层处于所述底板和所述第二层之间，其特征在于：
2.根据权利要求1所述的一种新型的异构多核信息处理SIP模块，其特征在于：在所述底板中，电源线直径不小于0.5mm，电流大于2A，信号线为10mil，在所述第一层的正中央放置一个温度敏感的PN结管，所述PN结管的正向电压降随温度的变化会有规律的变化，从而在测试时通过控制所述PN结管的正向电压降来评估模块内部的实际工作温度。
3.根据权利要求2所述的一种新型的异构多核信息处理SIP模块，其特征在于：所述底板的PCB厚度在1mm以内。
4.根据权利要求1所述的一种新型的异构多核信息处理SIP模块，其特征在于：在所述第一层中，DSP和相关元器件放置在封装载板的底层，部分电阻、电容布置于载板的顶层，所述第一层的PCB厚度为0.8mm。
5.根据权利要求1所述的一种新型的异构多核信息处理SIP模块，其特征在于：在所述第二层中，FPGA居中布局，邦线长度不超过3.5mm。
6.根据权利要求1所述的一种新型的
7.根据权利要求1所述的一种新型的异构多核信息处理SIP模块，其特征在于：FLASH单元采用2片SM29LV160裸芯片，共1024k×16bits×2个，每一个DSP处理器外部挂载一个FLASH，用于数据和程序存储。
8.根据权利要求1所述的一种新型的异构多核信息处理SIP模块，其特征在于：SDRAM单元采用2片IS45S32200L，共2048K×32bits×2个，每一个DSP处理器外部挂载一个SDRAM，用于程序加载。
9.根据权利要求1所述的一种新型的异构多核信息处理SIP模块，其特征在于：FPGA采用1片SMQ2V3000，外围IO供电为3.3V，内核供电为1.5V；内部所有的电源输入管脚都连接有滤波电容。
10.根据权利要求1所述的一种新型的异构多核信息处理SIP模块，其特征在于：各层的基板采用FR4高TG170度PCB板和专用封装基板，元器件直接焊接在封装基板上，层间互连信号通过模块表面的金属镀层走线互连。
...【技术特征摘要】
1.一种新型的异构多核信息处理sip模块，包括堆叠的底板、第一层和第二层，所述第一层处于所述底板和所述第二层之间，其特征在于：
2.根据权利要求1所述的一种新型的异构多核信息处理sip模块，其特征在于：在所述底板中，电源线直径不小于0.5mm，电流大于2a，信号线为10mil，在所述第一层的正中央放置一个温度敏感的pn结管，所述pn结管的正向电压降随温度的变化会有规律的变化，从而在测试时通过控制所述pn结管的正向电压降来评估模块内部的实际工作温度。
3.根据权利要求2所述的一种新型的异构多核信息处理sip模块，其特征在于：所述底板的pcb厚度在1mm以内。
4.根据权利要求1所述的一种新型的异构多核信息处理sip模块，其特征在于：在所述第一层中，dsp和相关元器件放置在封装载板的底层，部分电阻、电容布置于载板的顶层，所述第一层的pcb厚度为0.8mm。
5.根据权利要求1所述的一种新型的异构多核信息处理sip模块，其特征在于：在所述第二层中，fpga居中布局，邦线长度不超过3.5mm。
6.根据权利要求1所述的一种新型的异构多核信息处理sip模块，其特征在于：dsp采用定点数字信号处理器...
【专利技术属性】
技术研发人员：樊周华，聂震，张浩，翟伟博，
申请(专利权)人：北京计算机技术及应用研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。