一种新型的异构多核信息处理SIP模块制造技术

本发明专利技术属于芯片设计领域，公开一种新型的异构多核信息处理SIP模块，包括堆叠的底板、第一层和第二层，第一层处于所述底板和所述第二层之间，底板用于实现SIP模块的外部信号输出，以及电源管脚输入，由引线桥和PGA管脚在封装载板上布局布线而成；第一层包括DSP、FLASH、SDRAM，DSP之间的互连信号在本层内完成，DSP和FPGA之间的互联信号通过桥连表面激光雕刻实现，布线时，FPGA与DSP间的通信接口信号线、地址线、数据线等长且阻抗匹配；第二层包括FPGA及PROM，FPGA和DSP之间的互联信号通过桥连表面激光雕刻输入输出，FPGA引出信号直接到桥连做模块管脚信号。本发明专利技术能使产品在有限的体积、重量和功耗的情况下实现更高的信息处理能力，保证产品拥有更高的机动性和实时性。

【技术实现步骤摘要】

本专利技术属于芯片设计领域，尤其涉及一种新型的异构多核信息处理sip(systemin a package，系统级封装)模块。

技术介绍

1、随着现代战争由信息化转向智能化，制空权的夺取显得尤为重要。有关计算机系统的实时性和机动性在某种程度上决定了战争的走势，这就对有关计算机系统的实时性和机动性提出了更高的要求。

2、有关计算机系统的实时性和机动性的提升，是基于性能和计算能力的提升，一定程度上依赖于处理器的处理速度和计算能力，随着芯片技术的不断发展，处理器向着处理速度更高，计算能力更强，体积更小，以及片上soc技术的发展。

3、随着现代军事科技的发展，对有关计算机系统的精度、处理速度的要求越来越高，要求产品在具有较小的体积和空间内，具有较大的信息处理能力和计算能力。

技术实现思路

1、本专利技术提出了一种新型的异构多核信息处理sip模块，用于实现计算机信息处理部分小型化、模块化，包括堆叠的底板、第一层和第二层，所述第一层处于所述底板和所述第二层之间，所述底板用于实现sip模块的外部信号本文档来自技高网...

【技术保护点】

1.一种新型的异构多核信息处理SIP模块，包括堆叠的底板、第一层和第二层，所述第一层处于所述底板和所述第二层之间，其特征在于：

2.根据权利要求1所述的一种新型的异构多核信息处理SIP模块，其特征在于：在所述底板中，电源线直径不小于0.5mm，电流大于2A，信号线为10mil，在所述第一层的正中央放置一个温度敏感的PN结管，所述PN结管的正向电压降随温度的变化会有规律的变化，从而在测试时通过控制所述PN结管的正向电压降来评估模块内部的实际工作温度。

3.根据权利要求2所述的一种新型的异构多核信息处理SIP模块，其特征在于：所述底板的PCB厚度在1mm以内。

...

【技术特征摘要】

1.一种新型的异构多核信息处理sip模块，包括堆叠的底板、第一层和第二层，所述第一层处于所述底板和所述第二层之间，其特征在于：

2.根据权利要求1所述的一种新型的异构多核信息处理sip模块，其特征在于：在所述底板中，电源线直径不小于0.5mm，电流大于2a，信号线为10mil，在所述第一层的正中央放置一个温度敏感的pn结管，所述pn结管的正向电压降随温度的变化会有规律的变化，从而在测试时通过控制所述pn结管的正向电压降来评估模块内部的实际工作温度。

3.根据权利要求2所述的一种新型的异构多核信息处理sip模块，其特征在于：所述底板的pcb厚度在1mm以内。

4.根据权利要求1所述的一种新型的异构多核信息处理sip模块，其特征在于：在所述第一层中，dsp和相关元器件放置在封装载板的底层，部分电阻、电容布置于载板的顶层，所述第一层的pcb厚度为0.8mm。

5.根据权利要求1所述的一种新型的异构多核信息处理sip模块，其特征在于：在所述第二层中，fpga居中布局，邦线长度不超过3.5mm。

6.根据权利要求1所述的一种新型的异构多核信息处理sip模块，其特征在于：dsp采用定点数字信号处理器...

【专利技术属性】
技术研发人员：樊周华，聂震，张浩，翟伟博，
申请(专利权)人：北京计算机技术及应用研究所，
类型：发明
国别省市：