基于二维异质结的双栅调控可重构高斯晶体管及制备方法技术

本发明专利技术涉及一种基于二维异质结的双栅调控可重构高斯晶体管及制备方法，包括栅控衬底

【技术实现步骤摘要】
基于二维异质结的双栅调控可重构高斯晶体管及制备方法


[0001]本专利技术涉及半导体器件
，尤其是涉及一种基于二维异质结的双栅调控可重构高斯晶体管及制备方法
。

技术介绍

[0002]存算一体化是近年来提出的一种新型计算架构，通过将两个独立的存储和处理模块进行融合以实现高度并行计算，在突破“存储墙”方面极具潜力
。
可重构存内计算电路从硬件层面将多功能模块集成在同一个存算单元中，能够针对不同计算任务需求进行相应的功能切换，是实现存算一体化的理想硬件平台
。
然而，传统硅基半导体掺杂形式不可逆，以其为基础构建的可重构存内计算功能往往建立在极其复杂的逻辑模块和控制电路上，不利于降低功耗
。
因此，亟需探索以新材料
、
新结构
、
新机理为基础的新型可重构存算一体器件
。
[0003]二维层状半导体材料具有原子级薄的几何特性及丰富的电学性质，使其能够有效免疫短沟道效应且异质集成不受晶格失配限制，是构建新一代可重构存内计算电路的理想候选材料体系本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种基于二维异质结的双栅调控可重构高斯晶体管，其特征在于，包括：栅控衬底
(1001)
，其位于底部，为输入控制端；
n
型二维半导体
(1002)
，其设于所述栅控衬底
(1001)
上；
p
型二维半导体
(2001)
，其一端设于所述栅控衬底
(1001)
上，另一端设于所述
n
型二维半导体
(1002)
上，与所述
n
型二维半导体
(1002)
的重叠部分形成
p
‑
n
二维异质结；源极金属电极
(4001)
，其设于所述
n
型二维半导体
(1002)
上，并与所述
p
‑
n
二维异质结的一端之间存在第一间隔，用于输出信号；漏极金属电极
(4002)
，其设于所述
p
型二维半导体
(2001)
上，并与所述
p
‑
n
二维异质结的另一端之间存在第二间隔，用于输出信号；顶部栅介质层
(5001)
，其两端分别设于所述源极金属电极
(4001)
和漏极金属电极
(4002)
上，所述顶部栅介质层
(5001)
的底部还设有两凸块，分别插入所述第一间隔和第二间隔；顶部栅极
(5002)
，其设于所述顶部栅极
(5002)
上，为输入控制端
。2.
根据权利要求1所述的一种基于二维异质结的双栅调控可重构高斯晶体管，其特征在于，所述栅控衬底
(1001)
选自氮化硅
/
硅
、
氧化硅
/
硅
、
氧化铪
/
硅
、
氧化铝
/
硅中的任意一种
。3.
根据权利要求1所述的一种基于二维异质结的双栅调控可重构高斯晶体管，其特征在于，所述
n
型二维半导体
(1002)
为
n
型过渡金属硫族化合物；所述
p
型二维半导体
(2001)
选自二硒化钨或黑磷
。4.
根据权利要求1所述的一种基于二维异质结的双栅调控可重构高斯晶体管，其特征在于，源极金属电极
(4001)
选自铬
、
钛
、
金或铂中的任意一种或多种，所述漏极金属电极
(4002)
选自铬
、
钛
、
金或铂中的任意一种或多种
。5.
根据权利要求1所述的一种基于二维异质结的双栅调控可重构高斯晶体管，其特征在于，所述顶部栅介质层
(5001)
选自氧化铝
、
氧化铪
、
氧化锆或氮化硼中的任意一种
。6.
根据权利要求1所述的一种基于二维异质结的双栅调控可重构高斯晶体管，其特征在于，所述顶部栅极
(5002)
的金属电极选自为铬
、
钛
、
金或铂中的任意一种或多种
。7.
一种如权利要求1所述的一种基于二维异质结的双栅调控可重构高斯晶体管的制备方法，其特征在于，包括如下步骤：
S1、
在栅控衬底
(1001)...

【专利技术属性】
技术研发人员：刘陶，向都，桑伟慧，
申请(专利权)人：复旦大学，
类型：发明
国别省市：