封装件及其形成方法技术

一种形成封装件的方法包括：通过面对面接合将第一器件管芯接合至第二器件管芯，其中，第二器件管芯位于器件晶圆中，形成间隙填充区域以环绕第一器件管芯，对器件晶圆执行背侧研磨工艺以露出第二器件管芯中的第一贯通孔，以及在器件晶圆的背侧上形成再分布结构。再分布结构通过第二器件管芯中的第一贯通孔电连接至第一器件管芯。将支撑衬底接合到第一器件管芯。本发明专利技术的实施例还提供了封装件。本发明专利技术的实施例还提供了封装件。本发明专利技术的实施例还提供了封装件。

【技术实现步骤摘要】
封装件及其形成方法


[0001]本专利技术的实施例涉及封装件及其形成方法。

技术介绍

[0002]通常将管芯对晶圆接合和晶圆对晶圆接合用于集成电路的封装中。例如，可以将多个离散器件管芯接合至晶圆。多个器件管芯可以密封在模塑料中，并且形成再分布线。然后可以锯切开晶圆以形成离散封装件。

技术实现思路

[0003]本专利技术的一些实施例提供了一种形成封装件的方法，该方法包括：通过面对面接合将第一器件管芯接合至第二器件管芯，其中，第二器件管芯位于器件晶圆中；形成间隙填充区域以环绕第一器件管芯；对器件晶圆执行背侧研磨工艺以露出第二器件管芯中的第一贯通孔；在器件晶圆的背侧上形成再分布结构，其中，再分布结构通过第二器件管芯中的第一贯通孔电连接至第一器件管芯；以及将支撑衬底接合到第一器件管芯。
[0004]本专利技术的另一些实施例提供了一种封装件，该封装件包括：第一器件管芯，包括：第一半导体衬底；以及第一有源器件，位于第一半导体衬底的第一前表面上；第二器件管芯，接合至第一器件管芯，其中，第二器件管芯包括：第二半导体衬底；第二有源器件，位于第二半导体衬底的第二前表面上，其中，第一前表面与第二前表面彼此相对；第一贯通孔，穿透第二半导体衬底；以及互连结构，位于第二器件管芯的背侧上；以及支撑衬底，接合至第一器件管芯。
[0005]本专利技术的又一些实施例提供了一种封装件，该封装件包括：第一器件管芯；支撑衬底，位于第一器件管芯上方，并接合至第一器件管芯，其中，支撑衬底中没有有源器件和无源器件；热界面材料；金属部件，位于支撑衬底上方，并通过热界面材料附接到支撑衬底；以及第二器件管芯，位于第一器件管芯下面，并接合至第一器件管芯，其中，第二器件管芯包括：贯通孔，位于第二器件管芯中；以及背侧互连结构，位于贯通孔下面并连接至贯通孔。
附图说明
[0006]当结合附图进行阅读时，从以下详细描述可最佳理解本公开的方面。需要注意的是，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
[0007]图1至图16示出了根据一些实施例的在形成封装件中的中间阶段。
[0008]图17示出了根据可选实施例的封装件的截面图。
[0009]图18A、图18B和图18C示出了根据一些实施例的一些背侧互连结构的截面图。
[0010]图19至图22示出了根据一些实施例的一些封装件的截面图和俯视图。
[0011]图23示出了根据一些实施例的具有更多器件管芯以及位于底部管芯中的有源器件的封装件的截面图。
[0012]图24示出了根据一些实施例的具有更多器件管芯以及底部管芯中没有有源器件的封装件的截面图。
[0013]图25示出了根据一些实施例的具有单个顶部管芯的封装件的截面图，该单个顶部管芯具有与相应底部管芯相同的横向尺寸。
[0014]图26至图28示出了根据一些实施例的顶部管芯和相应的贯通孔的配置。
[0015]图29至图31示出了根据一些实施例的一些封装件。
[0016]图32示出了根据一些实施例的用于形成封装件的工艺流程。
具体实施方式
[0017]以下公开内容提供了许多用于本公开的不同部件的不同实施例或实例。下面描述了组件和布置的具体实例以简化本公开。当然，这些仅仅是实例，而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括可以在第一部件和第二部件之间形成的额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本公开可以在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
[0018]而且，为了便于描述，在此可以使用诸如“在
…
下面”、“在
…
之下”、“下部”、“在
…
上面”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
[0019]提供了封装件及其形成方法。根据一些实施例，通过面对面接合将多个顶部管芯接合到底部晶圆。底部晶圆包括底部管芯，底部管芯具有形成于其中的贯通孔。将多个顶部管芯密封在间隙填充材料中。抛光底部晶圆以露出贯通孔，并且在底部晶圆的背侧上形成背侧互连结构。可以将支撑衬底接合到顶部管芯。执行切单工艺以将底部晶圆和相应的顶部管芯锯切成包括顶部管芯和底部管芯的封装件。通过在底部管芯的背侧上形成再分布结构，顶部管芯中生成的热量可以通过支撑衬底被有效地消散，并且底部管芯更少受到热量的损坏。另外，由于在顶部管芯中没有形成贯通孔，所以顶部管芯可用于容纳有源器件的有源区域更大。
[0020]在此讨论的实施例将提供示例以使得能够制造或使用本公开的主题，并且本领域普通技术人员将容易理解在保持在不同实施例的预期范围内的同时可以进行的修改。在各个视图和说明性实施例中，相同的参考标号用于表示相同的元件。尽管方法实施例可以讨论为以特定顺序执行，但其他方法实施例可以以任何逻辑顺序执行。
[0021]图1至图16示出了根据一些实施例的在形成封装件中的中间阶段的截面图。相应的工艺也示意性地反映在如图32所示的工艺流程中。
[0022]参考图1，形成了器件晶圆20。图1示出了器件晶圆20的最右边部分，而没有显示器件晶圆20的位于所示出部分的左侧上的部分。所示出部分包括器件管芯20
’
和边缘区域21
’
。在俯视图中，器件晶圆20可以具有圆形形状。器件晶圆20可以是未锯切的晶圆，并且如图6中所示的接合工艺为管芯对晶圆接合工艺。
[0023]根据一些实施例，器件晶圆20包括衬底22。衬底22可以是半导体衬底，诸如硅衬底。根据其他实施例，衬底22可以包括其他半导体材料，诸如硅锗、碳掺杂的硅等。衬底22可以为块状衬底，或者可以具有层状结构，例如，包括硅衬底和位于硅衬底上方的硅锗层。器件晶圆20可以没有形成在其中的贯通孔。
[0024]根据一些实施例，器件晶圆20包括器件管芯，其可以包括逻辑管芯、存储器管芯、输入
‑
输出管芯、集成无源器件(IPD)等或它们的组合。器件晶圆20可以包括片上系统管芯，每个片上系统管芯包括互连的多个电路以形成系统。例如，片上系统管芯可以包括中央处理单元(CPU)、存储器、输入/输出电路、和/或辅助存储电路。器件晶圆20还可以包括图形处理单元(GPU)管芯、移动应用程序管芯、微控制单元(MCU)管芯、基带(BB)管芯、应用处理器(AP)管芯等。器件晶圆20中的存储器电路可以包括静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)等。
[0025]器件晶圆20可以是未锯切的晶圆本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种形成封装件的方法，包括：通过面对面接合将第一器件管芯接合至第二器件管芯，其中，所述第二器件管芯位于器件晶圆中；形成间隙填充区域以环绕所述第一器件管芯；对所述器件晶圆执行背侧研磨工艺以露出所述第二器件管芯中的第一贯通孔；在所述器件晶圆的背侧上形成再分布结构，其中，所述再分布结构通过所述第二器件管芯中的所述第一贯通孔电连接至所述第一器件管芯；以及将支撑衬底接合到所述第一器件管芯。2.根据权利要求1所述的方法，其中，所述第一器件管芯包括半导体衬底，并且所述第一器件管芯在所述半导体衬底中没有贯通孔。3.根据权利要求1所述的方法，其中，所述支撑衬底包括半导体衬底，并且所述支撑衬底中没有有源器件和无源器件。4.根据权利要求1所述的方法，其中，所述支撑衬底包括在晶圆中，并且在晶圆对晶圆接合工艺中将所述晶圆接合至所述第一器件管芯。5.根据权利要求1所述的方法，还包括：执行锯切工艺，以将所述器件晶圆锯切成多个封装件，其中，所述第一器件管芯、所述第二器件管芯以及所述支撑衬底的段包括在所述多个封装件中的离散封装件中。6.根据权利要求5所述的方法，其中，所述离散封装件还包括与所述第二器件管芯重叠的多个器件管芯，并且所述多个器件管芯被布置成阵列。7.根据权利要求1所述的方法，其中，所述第二器...

【专利技术属性】
技术研发人员：黄靖祐，丁国强，柯亭竹，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：