一种考虑低电压时钟偏差波动优化的时钟树建立方法技术

本发明专利技术公开一种考虑低电压时钟偏差波动优化的时钟树建立方法，属于计算

【技术实现步骤摘要】
一种考虑低电压时钟偏差波动优化的时钟树建立方法


[0001]本专利技术涉及集成电路设计自动化技术，特别是公开一种考虑低电压时钟偏差波动优化的时钟树建立方法，属于计算
、
推算或计数的

。

技术介绍

[0002]随着晶体管尺寸不断减小，芯片集成度越来越高，由此带来的散热问题严重限制了芯片的发展
。
降低芯片的工作电压是芯片低功耗设计的最有效的方法之一
。
但是在低电压下，时钟缓冲器的时序特性产生了较大的变化，主要体现在延时以及延时波动两个方面
。
相同条件下，相较于常电压，低电压下标准单元的延时和延时波动都大幅增加，从而大大限制了同步数字电路的设计和性能
。
因此，在近阈值电压下，构建时钟偏差波动较小的高鲁棒性的时钟树对同步数字电路设计至关重要
。
[0003]时钟网络主要由缓冲器和互连线组成，两者的时序特性对时钟树的时钟偏差及波动具有重要意义
。
目前，现有的时钟树综合算法大多数采用考虑零偏差的互连线布线并结合动态规划插入缓冲器的方式降低时钟树的时钟偏差，但是没有考虑对时钟偏差波动进行精确优化，进而导致生成的时钟树在低电压下的稳定性较差
。
因此，本申请旨在提出一种针对时钟偏差波动优化的时钟树构建方法以克服上述缺陷
。

技术实现思路

[0004]本专利技术的专利技术目的是针对上述
技术介绍
的不足，基于低电压下时钟单元的时序特性和时钟树特点，提供一种考虑低电压时钟偏差波动优化的时钟树建立方法，实现在近阈值电压下构建时钟偏差波动较小的高鲁棒性时钟树的专利技术目的，解决近阈值电压下时钟树时钟偏差波动恶化的技术问题
。
[0005]为了实现上述目的，本专利技术采用如下技术方案：
[0006]一种考虑低电压时钟偏差波动优化的时钟树建立方法，包括如下步骤：
[0007]步骤
S1、
提取基准电路布局后的时序和位置信息，根据寄存器时序关系对寄存器节点进行合并；
[0008]步骤
S2、
对于合并后的寄存器节点，通过谱聚类算法根据寄存器节点位置信息对寄存器节点进行均衡分组；
[0009]步骤
S3、
对步骤
S2
获取的寄存器均衡分组进行优化，构建每个寄存器均衡分组的局部时钟树；
[0010]步骤
S4、
根据步骤
S3
构建的各寄存器均衡分组局部时钟树的驱动缓冲器位置分布，采用自顶向下对称二分的方式构造顶层时钟树初始拓扑结构；
[0011]步骤
S5、
基于遗传算法生成时钟缓冲器插入策略，按照满足适应度函数最佳值对应的时钟缓冲器插入策略，在步骤
S4
构造的顶层时钟树初始拓扑结构上插入时钟缓存器；
[0012]步骤
S6、
对插入时钟缓冲器后的顶层时钟树初始拓扑结构进行优化，获取更新后的顶层时钟树拓扑结构；
[0013]步骤
S7、
基于遗传算法选择时钟缓冲器尺寸，将更新后顶层时钟树拓扑结构中时钟缓存器的尺寸优化为适应度函数最佳值对应的缓存器尺寸
。
[0014]作为一种考虑低电压时钟偏差波动优化的时钟树建立方法的进一步优化方案，步骤
S1
根据寄存器时序关系对寄存器节点进行合并的具体方法包括如下步骤：
[0015]步骤
S101、
通过
EDA
工具命令获取布局后每条数据路径的时序信息；
[0016]步骤
S102、
基于提取的时序信息构造以寄存器对之间保持时间裕量为权重的无向时序权重图；
[0017]步骤
S103、
根据权重阈值对步骤
S102
构造的无向时序权重图中的边进行剪切，更新无向时序权重图；
[0018]步骤
S104、
遍历所有寄存器节点，根据更新后无向时序权重图，将当前寄存器节点以及与当前寄存器节点之间时序裕量最小的寄存器节点合并
。
[0019]作为一种考虑低电压时钟偏差波动优化的时钟树建立方法的再进一步优化方案，步骤
S2
通过谱聚类算法根据寄存器节点位置信息对寄存器节点进行均衡分组的具体方法包括如下步骤：
[0020]步骤
S201、
根据输出转换时间约束和时钟缓冲器尺寸确定最大分组负载电容约束，并结合
DME
算法构造时钟树布线拓扑，评估最大负载电容；
[0021]步骤
S202、
根据步骤
S201
获取的最大负载电容和最大分组负载电容约束确定分组数目
k
；
[0022]步骤
S203、
对于步骤
S1
合并后的寄存器节点，根据寄存器节点之间的曼哈顿距离构建包含
n
个寄存器节点的无向权重图；
[0023]步骤
S204、
对于步骤
S203
构建的无向权重图，采用全连接法构造相似度矩阵；
[0024]步骤
S205、
对于步骤
S1
合并后的寄存器节点，计算所有寄存器节点的度矩阵；
[0025]步骤
S206、
根据相似度矩阵和所有寄存器节点的度矩阵，计算步骤
S1
合并节点后无向时序权重图的归一化拉普拉斯矩阵；
[0026]步骤
207、
求解归一化拉普拉斯矩阵的
k
个最小特征值对应的
n
维特征向量；
[0027]步骤
208、
将所述
k
个最小特征值对应的
n
维特征向量中的元素聚类转换为整数，聚类转换后的
k
个最小特征值对应的
n
维特征向量组成
n*k
特征维矩阵，对所述
n*k
特征维矩阵中包含的
n
个
k
维行向量进行基于
k
‑
means
算法的划分，获取
n
个仅一个元素为1且其余元素为0的
k
维行向量，所述
n
个仅一个元素为1且其余元素为0的
k
维行向量表征寄存器节点的均衡分组结果
。
[0028]作为一种考虑低电压时钟偏差波动优化的时钟树建立方法的再进一步优化方案，步骤
S3
的具体方法为：
[0029]首先，对于步骤
S2
获取的寄存器节点进行均衡分组，采用
DME
算法构建每个寄存器分组的局部时钟树，计算各分组的分组电容，根据分组电容大小对各分组降序排列；
[0030]接着，遍本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种考虑低电压时钟偏差波动优化的时钟树建立方法，其特征在于，包括如下步骤：步骤
S1、
提取基准电路布局后的时序和位置信息，根据寄存器时序关系对寄存器节点进行合并；步骤
S2、
对于合并后的寄存器节点，通过谱聚类算法根据寄存器节点位置信息对寄存器节点进行均衡分组；步骤
S3、
对步骤
S2
获取的寄存器均衡分组进行优化，构建每个寄存器均衡分组的局部时钟树；步骤
S4、
根据步骤
S3
构建的各寄存器均衡分组局部时钟树的驱动缓冲器位置分布，采用自顶向下对称二分的方式构造顶层时钟树初始拓扑结构；步骤
S5、
基于遗传算法生成时钟缓冲器插入策略，按照满足适应度函数最佳值对应的时钟缓冲器插入策略，在步骤
S4
构造的顶层时钟树初始拓扑结构上插入时钟缓存器；步骤
S6、
对插入时钟缓冲器后的顶层时钟树初始拓扑结构进行优化，获取更新后的顶层时钟树拓扑结构；步骤
S7、
基于遗传算法选择时钟缓冲器尺寸，将更新后顶层时钟树拓扑结构中时钟缓存器的尺寸优化为适应度函数最佳值对应的缓存器尺寸
。2.
根据权利要求1所述一种考虑低电压时钟偏差波动优化的时钟树建立方法，其特征在于，所述步骤
S1
根据寄存器时序关系对寄存器节点进行合并的具体方法包括如下步骤：步骤
S101、
通过
EDA
工具命令获取布局后每条数据路径的时序信息；步骤
S102、
基于提取的时序信息构造以寄存器对之间保持时间裕量为权重的无向时序权重图；步骤
S103、
根据权重阈值对步骤
S102
构造的无向时序权重图中的边进行剪切，更新无向时序权重图；步骤
S104、
遍历所有寄存器节点，根据更新后无向时序权重图，将当前寄存器节点以及与当前寄存器节点之间时序裕量最小的寄存器节点合并
。3.
根据权利要求2所述一种考虑低电压时钟偏差波动优化的时钟树建立方法，其特征在于，所述步骤
S2
通过谱聚类算法根据寄存器节点位置信息对寄存器节点进行均衡分组的具体方法包括如下步骤：步骤
S201、
根据输出转换时间约束和时钟缓冲器尺寸确定最大分组负载电容约束，并结合
DME
算法构造时钟树布线拓扑，评估最大负载电容；步骤
S202、
根据步骤
S201
获取的最大负载电容和最大分组负载电容约束确定分组数目
k
；步骤
S203、
对于步骤
S1
合并后的寄存器节点，根据寄存器节点之间的曼哈顿距离构建包含
n
个寄存器节点的无向权重图；步骤
S204、
对于步骤
S203
构建的无向权重图，采用全连接法构造相似度矩阵；步骤
S205、
对于步骤
S1
合并后的寄存器节点，计算所有寄存器节点的度矩阵；步骤
S206、
根据相似度矩阵和所有寄存器节点的度矩阵，计算步骤
S1
合并节点后无向时序权重图的归一化拉普拉斯矩阵；步骤
207、
求解归一化拉普拉斯矩阵的
k
个最小特征值对应的
n
维特征向量；步骤
208、
将所述
k
个最小特征值对应的
n
维特征向量中的元素聚类转换为整数，聚类转
换后的
k
个最小特征值对应的
n
维特征向量组成
n*k
特征维矩阵，对所述
n*k
特征维矩阵中包含的
n
个
k
维行向量进行基于
k
‑
means
算法的划分，获取
n
个仅一个元素为1且其余元素为0的
k
维行向量，所述
n
个仅一个元素为1且其余元素为0的
k
维行向量表征寄存器节点的均衡分组结果
。4.
根据权利要求3所述一种考虑低电压时钟偏差波动优化的时钟树建立方法，其特征在于，所述步骤
S3
的具体方法为：首先，对于步骤
S2
获取的寄存器节点进行均衡分组，采用
DME
算法构建每个寄存器分组的局...

【专利技术属性】
技术研发人员：王学香，王培峰，刘昊，曹鹏，
申请(专利权)人：东南大学苏州研究院，
类型：发明
国别省市：