一种低温漂带隙基准电路的单温度校准结构制造技术

本发明专利技术公开一种低温漂带隙基准电路的单温度校准结构，属于模拟电路领域，包括

【技术实现步骤摘要】
一种低温漂带隙基准电路的单温度校准结构


[0001]本专利技术涉及模拟电路
，特别涉及一种低温漂带隙基准电路的单温度校准结构
。

技术介绍

[0002]随着现在模拟电路的快速发展，对于高精度模数转换器和传感器芯片的需求也越来越高
。
为了满足上述芯片的应用，带隙基准作为其中关键的一环，对其本身的性能也提出了更高的需求
。
通常情况下，带隙基准被集成在芯片系统之中，具有架构简单且稳定，低噪声，低温漂，低功耗等特性
。
但由于上述特性受到工艺的限制相对较高，在批量制造的过程中所出现的工艺偏差也会极大的影响芯片性能
。
因此对电路架构的简化及特性的校准提出了相对较高的需求
。
[0003]其中对于带隙基准的温漂校准成为了业内关注的重要目标之一，目前业内通常使用单点校准，两点校准或三点校准等方案
。
但由于封装应力及片内温湿度等因素，对带隙基准的校准必须在封装后完成，无法在
CP
（
chip test
，芯片测试）阶段完成
。
与此同时，在
FT
（
final test
，最终测试）阶段，如果使用两点或三点校准，会大大提高测试成本及时间（如测试设备及环境，升降温所需时间），导致越来越多的同行趋向于使用单点校准的方案，即常温校准
。

技术实现思路

[0004]本专利技术的目的在于提供一种低温漂带隙基准电路的单温度校准结构，以解决
技术介绍
中的问题
。
[0005]为解决上述技术问题，本专利技术提供了一种低温漂带隙基准电路的单温度校准结构，包括
PMOS
管
MP1~MP3、
放大器
EA、
电阻
R1~R2
和三极管
Q1~Q2
；
PMOS
管
MP1
的源端
、PMOS
管
MP2
的源端
、PMOS
管
MP3
的源端相连，
PMOS
管
MP1
的栅端
、PMOS
管
MP2
的栅端
、PMOS
管
MP3
的栅端相连；
PMOS
管
MP1
的漏端同时连接放大器
EA
的负输入端和三极管
Q1
的发射极，
PMOS
管
MP2
的漏端同时连接放大器
EA
的正输入端和电阻
R1
的第一端，放大器
EA
的输出端连接在
PMOS
管
MP1
的栅端和
PMOS
管
MP2
的栅端之间；电阻
R1
的第二端连接三极管
Q2
的发射极；三极管
Q1
的集电极和基极
、
三极管
Q2
的集电极和基极共同连接电阻
R2
的第二端；
PMOS
管
MP3
的漏端和电阻
R2
的第一端相连；所述
PMOS
管
MP3
的漏端和所述电阻
R2
的第一端同时通过输出
VREF
连接一阶修调；所述三极管
Q1
的发射极和所述三极管
Q2
的发射极均连接二阶修调；对于一阶温度系数的补偿，通过改变输出
VREF
通路上流过电阻
R2
的电流来进行一阶修调；使用
PTAT
电流进行补偿，流过电阻
R2
的电流越大，输出
VREF
与温度成正比的关系越大，提高一阶过零点；反之则降低一阶过零点；对于二阶温度系数的补偿，向三极管
Q1
和三极管
Q2
中注入不等量的
CTAT
电流；该
CTAT
电流改变原有由
Δ
Vbe/R1
所产生的
PTAT
电流，增加此
CTAT
电流，显著降低二阶曲线过
零点；减小
CTAT
电流，显著提高二阶曲线过零点；其中
Δ
Vbe
为三极管
Q1
和
Q2
的发射极压差
。
[0006]在一种实施方式中，还包括
PMOS
管
MP4、
电阻
R3、
三极管
Q3、
开关
SW1、
开关
SW2、
以及开关
SW3
；
PMOS
管
MP4
的源端与
PMOS
管
MP3
的源端
、PMOS
管
MP2
的源端
、PMOS
管
MP1
的源端相连，
PMOS
管
MP4
的栅端与
PMOS
管
MP3
的栅端
、PMOS
管
MP2
的栅端
、PMOS
管
MP1
的栅端相连；
PMOS
管
MP4
的漏端连接开关
SW1
的第一端下，开关
SW1
的第二端通过开关
SW3
连接电阻
R3
的第一端；开关
SW2
的第一端连接开关
SW1
的第二端，开关
SW2
的第二端连接三极管
Q3
的发射极，三极管
Q3
的基极
、
三极管
Q3
的集电极
、
电阻
R3
的第二端互联
。
[0007]在一种实施方式中，在校准测试前，复用一个芯片引脚连接到
PAD
位置；所述
PAD
位置同时连接于开关
SW1
和开关
SW3
之间
、
以及开关
SW1
和开关
SW2
之间；在校准测试时，首先通过外灌电流并打开开关
SW3
以确认电阻
R3
在当前芯片中的电阻阻值，对于三极管
Q3
基极与发射极之间的电压差
Vbe
，在测试时先单独打开开关
SW1
，测试当前片内电流源大小；再同时打开开关
SW1
和
SW2
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种低温漂带隙基准电路的单温度校准结构，其特征在于，包括
PMOS
管
MP1~MP3、
放大器
EA、
电阻
R1~R2
和三极管
Q1~Q2
；
PMOS
管
MP1
的源端
、PMOS
管
MP2
的源端
、PMOS
管
MP3
的源端相连，
PMOS
管
MP1
的栅端
、PMOS
管
MP2
的栅端
、PMOS
管
MP3
的栅端相连；
PMOS
管
MP1
的漏端同时连接放大器
EA
的负输入端和三极管
Q1
的发射极，
PMOS
管
MP2
的漏端同时连接放大器
EA
的正输入端和电阻
R1
的第一端，放大器
EA
的输出端连接在
PMOS
管
MP1
的栅端和
PMOS
管
MP2
的栅端之间；电阻
R1
的第二端连接三极管
Q2
的发射极；三极管
Q1
的集电极和基极
、
三极管
Q2
的集电极和基极共同连接电阻
R2
的第二端；
PMOS
管
MP3
的漏端和电阻
R2
的第一端相连；所述
PMOS
管
MP3
的漏端和所述电阻
R2
的第一端同时通过输出
VREF
连接一阶修调；所述三极管
Q1
的发射极和所述三极管
Q2
的发射极均连接二阶修调；对于一阶温度系数的补偿，通过改变输出
VREF
通路上流过电阻
R2
的电流来进行一阶修调；使用
PTAT
电流进行补偿，流过电阻
R2
的电流越大，输出
VREF
与温度成正比的关系越大，提高一阶过零点；反之则降低一阶过零点；对于二阶温度系数的补偿，向三极管
Q1
和三极管
Q2
中注入不等量的
CTAT
电流；该
CTAT
电流改变原有由
Δ
Vbe/R1
所产生的
PTAT
电流，增加此
CTAT
电流，显著降低二阶曲线过零点；减小
CTAT
电流，显著提高二阶曲线过...

【专利技术属性】
技术研发人员：吴光林，程剑平，
申请(专利权)人：上海芯炽科技集团有限公司，
类型：发明
国别省市：