一种高精度时间戳的获取方法技术

本发明专利技术的实施方式提供了一种高精度时间戳的获取方法

【技术实现步骤摘要】
一种高精度时间戳的获取方法、系统、设备及存储介质


[0001]本专利技术的实施方式涉及计算机系统领域，更具体地，本专利技术的实施方式涉及一种高精度时间戳的获取方法
、
系统
、
设备及存储介质
。

技术介绍

[0002]本部分旨在为权利要求书中陈述的本专利技术的实施方式提供背景或上下文
。
此处的描述不因为包括在本部分中就承认是现有技术
。
[0003]时延是网络测试的重要参数，而时间戳
(timestamp
）机制是时间同步和时延测试的关键要素之一
。
图1显示了时延测试的一个常见实例流程
。
发送方和接收方均采用
400M
时钟产生时间戳，对应
2.5ns
的时戳精度，而
FPGA
的网络包发送逻辑运行在
350MHz
，所以为了处理跨时钟域的问题，
400M
的时钟所产生的时戳会经过一个异步
FIFO
，再被
350M
的发送逻辑使用
。
每个网络包被发送的时候，取出相应的时戳，内嵌到网络包当中，在接收端，接收逻辑取出发送时刻的时戳
t1,
再得到包接收时刻的时间
t2,
通过
t2
‑
t1
即可得到网络包的延迟
。
很明显，时延测试的精度取决于时间戳的精度
。
[0004]随着
5G
时代的到来和更高速率的以太网技术出现，比如
400GE/800GE
网络技术，对时间戳的精度的要求越来越高
。5G
通信设备对网元间的时间同步偏差的要求是
5ns。
而
800GE
发送一个
64
字节的网络帧所需的时间为
0.84ns,
理论上需要小于
0.84ns
的时间戳才能区分出两个不同网络包的时延差异
。
[0005]提高时间戳精度的常用方法，有以下三种：一是提高产生时间戳所用的时钟的频率，比如对于
1000M
网络，采用
125M
的时钟产生时间戳，对应
8ns
的精度；当网速来到了
100G
时，普遍采用
400M
的时钟产生时间戳，对应
2.5ns
的时戳精度
。
目前在采用硬件精确测试时延的实现方案中，
FPGA
是一类重要的器件
。FPGA
由于自身的工艺和器件特点，内部逻辑的运行频率相比
CPU
要低很多，要实现
500MHz
以上的时钟就非常困难或者不可能了，而当我们要实现小于
1ns
的时间戳，对应
1GHz
的时钟，这种方法在
FPGA
的场景下直接实现不可行
。
[0006]第二种方法是多相位采样，在专利文件
CN112953669
中提到“本专利技术公开了一种提高时间戳精度的方法及系统，涉及时间同步领域，该方法包括将秒脉冲信号或
OTN
业务处理芯片输出的帧定位标识信号发送至
FPGA
的
LVDS SERDES
接口；通过
LVDS SERDES
接口得到帧定位标识信号的上升沿位置，同时生成一个实时时间采样指示信号，并取当前的实时时间作为初始时间戳
T
；基于实时时间采样指示信号对应的非零采样值，生成采样误差补偿值
△
t1
；基于统计结果得到当前的过采样状态，且不同的过采样状态对应不同的过采样误差补偿值
△
t2
，则最终的时间戳等于初始时间戳
T、
采样误差补偿值
△
t1
和过采样误差补偿值
△
t2
三者之和
。
本专利技术实施简单，对
FPGA
器件的时序要求较低
。
，该方法在
FPGA
中由于时钟和数据的走线不易精确控制，导致误差很大，具体实施效果不理想
。
多相位采样，如果没有巧妙的机制，确实会存在数据和时钟的走线不易控制，出现采样错误等问题，而该申请中提到的补偿法，其实不能直接地提高时间戳精度，只是减小了时间戳的误差值
。

技术实现思路

[0007]在本上下文中，本专利技术的实施方式期望提供一种高精度时间戳的获取方法
、
系统
、
设备及存储介质
。
[0008]在本专利技术实施方式的第一方面中，提供了一种高精度时间戳的获取方法，包括：采用
400M
时钟的产生4路时间戳，并采用
350M
时钟进行异频采样；在所述4路时间戳的编码上增加格雷码，得到格雷码编码；由所述格雷码编码确定时间戳
。
[0009]在本实施方式的一个实施例中，所述采用
400M
时钟的产生4路时间戳，包括：通过
FPGA
的锁相环
PLL
产生出
400M
时钟的4个不同相位的基准时钟，相位分别偏差0度
、90
度
、180
度和
270
度；四路基准时钟分别驱动四个二进制计数器，产生四路时间戳，每路时间戳的分辨率为
2.5ns
，相位也相应相差0度
、90
度
、180
度和
270
度
。
[0010]在本实施方式的一个实施例中，所述在所述4路时间戳的编码上增加格雷码，得到格雷码编码，包括：在所述4路时间戳的编码上均增加一个格雷码，得到4路时间戳对应的格雷码编码
。
[0011]在本实施方式的一个实施例中，所述由所述格雷码编码确定时间戳，包括：由四路格雷码编码确定当前时间戳对应的格雷码编码；由所述格雷码编码转换为当前时间戳
。
[0012]在本实施方式的一个实施例中，所述由四路格雷码编码确定当前时间戳对应的格雷码编码，包括：当四路格雷码编码为
N
’
,N
‑1’
,N
‑1’
,N
‑1’
时
,
当前的时间戳为
(N
‑1’
)
；当四路格雷码编码为
N
’
,N
’
,N
‑1’
,N
‑1’
,
那么当前的时间戳为
(N
‑1’
+1/4)
；当四路格雷码编码为
N
’...

【技术保护点】

【技术特征摘要】
1.
一种高精度时间戳的获取方法，其特征在于，包括：采用
400M
时钟的产生4路时间戳，并采用
350M
时钟进行异频采样；在所述4路时间戳的编码上增加格雷码，得到格雷码编码；由所述格雷码编码确定时间戳
。2.
如权利要求1所述的高精度时间戳的获取方法，其特征在于，所述采用
400M
时钟的产生4路时间戳，包括：通过
FPGA
的锁相环
PLL
产生出
400M
时钟的4个不同相位的基准时钟，相位分别偏差0度
、90
度
、180
度和
270
度；四路基准时钟分别驱动四个二进制计数器，产生四路时间戳，每路时间戳的分辨率为
2.5ns
，相位也相应相差0度
、90
度
、180
度和
270
度
。3.
如权利要求1所述的高精度时间戳的获取方法，其特征在于，所述在所述4路时间戳的编码上增加格雷码，得到格雷码编码，包括：在所述4路时间戳的编码上均增加一个格雷码，得到4路时间戳对应的格雷码编码
。4.
如权利要求1所述的高精度时间戳的获取方法，其特征在于，所述由所述格雷码编码确定时间戳，包括：由四路格雷码编码确定当前时间戳对应的格雷码编码；由所述格雷码编码转换为当前时间戳
。5.
如权利要求4所述的高精度时间戳的获取方法，其特征在于，所述由四路格雷码编码确定当前时间戳对应的格雷码编码，包括：当四路格雷码编码为
N
’
,N
‑1’
,N
‑1’
,N
‑1’
时
,
当前的时间戳为
(N
‑1’
)
；当四路格雷码编码为
N
’
,N
’
,N
‑1’
,N
‑1’
,
那么当前的时间戳为
(N
‑1’
+1/4)
...

【专利技术属性】
技术研发人员：沈文博，
申请(专利权)人：江苏信而泰智能装备有限公司，
类型：发明
国别省市：