一种可动态配置的交叉开关互连结构电路制造技术

一种可动态配置的交叉开关互连结构电路，能够自动切换传递路径；能够动态切换传递路径，能够单时钟周期内改变传递路径，而不是传统交叉开关互连的静态的保持不变；能够对输入数据进行聚合和复用，聚合是指能够将不同输入端口的数据汇聚到一个输出端口，指定先后顺序输出，复用是指一个输入端口的数据能够分散到多个输出端口；能够对输入的数据进行整理，按照一定的规则对输入数据进行挑选

【技术实现步骤摘要】
一种可动态配置的交叉开关互连结构电路


[0001]本专利技术涉及一种可动态配置的交叉开关互连结构电路，特别是面向嵌入式，对片内数据带宽
、
数据传递延迟要求高
、
数据传递路径复杂
、
集成的处理器核数较多的交叉开关片上互连结构
。

技术介绍

[0002]随着多核处理器芯片的集成核数进一步增加，与之相关联的通信要求也越来越高
。
片上互连结构是多核系统研究的一个重要方向
。
当前片内互连主要可以分为总线互连
、
片上网络互连和交叉开关互连三种
。
[0003]共享总线结构比较简单，当通信要求较小时，可实现较高的工作频率
。
但由于在单位时刻内只能有一个处理器核执行数据传输任务，当集成的处理器核数量增多时，该结构的延迟开销急剧增大，限制了带宽和吞吐率的提高
。
[0004]片上网络互连是基于报文交换的网络拓扑结构，网络中每个节点与一个路由器相连接
。
路由器通过局部互连线与其他临近的路由器相连接
。
节点之间的通讯需要经过多个跳步实现，由于能够将全局互连线转化为局部互连线，因此能够有效的解决全局互连线所带来的功耗和传输线效应，但数据在片上网络传递时，传递延迟很大
。
因此，片上网络互连主要用于芯片中集成上百处理器核的情况
。
[0005]交叉开关互连为各个处理器核之间提供最大可能的连接，相当于总线上的每个处理器核都拥有一组独立的总线结构
。
交叉开关互连是一种特殊的拓扑，拓扑结构中任意两个节点之间的连接不需要经过其他节点，任意两个节点之间的距离都是
1。
一个
n*m
的交叉开关互连具有
n
个输入端口和
m
个输出端口，每条输入线和所有的输出线都有一个交叉点，交叉点上有一个开关：用于选择闭合交叉点还是断开交叉点
。
为了保证输出的正确性，规定每个输出只能连接到一个输入，而一个输入可以连接到多个输出
。
交叉开关互连在硬件实现上简化为点到点连接，内部带宽很高，具备良好的可扩展性，能够提供大容量的数据交换
。
但目前的交叉开关互连设计，也存在明显的不足：
[0006](1)
它直接将发送方与特定的接受方连接起来，一旦建立连接，在数据传递整个过程中，连接关系保持不变，缺乏灵活性；
[0007](2)
它的作用仅是在一个输入与一个输出之间建立一条通道，让数据向下传递，不能够实现多个输入与一个输出
、
一个输入与多个输出
、
或者多个输入与多个输出之间建立灵活的传递通道；
[0008]本专利技术主要针对这两点不足进行改进
。

技术实现思路

[0009]本专利技术解决的技术问题是：克服现有技术的不足，提出了一种可动态配置的交叉开关互连结构电路，适用于多核处理器芯片的交叉开关互连，能够使得交叉开关互连结构更加灵活
、
高效地实现数据传递
。
[0010]本专利技术解决上述技术问题是通过如下技术方案予以实现的：
[0011]一种可动态配置的交叉开关互连结构电路，包括：第一输入缓存单元
101、
第二输入缓存单元
102、
第三输入缓存单元
103、
交叉开关矩阵
100、
输入控制单元
104、
配置缓存单元
105、
配置更新控制单元
106
和索引指针
107
；
[0012]第一输入缓存单元
101、
第二输入缓存单元
102
和第三输入缓存单元
103
采用
FIFO
单元实现，分别将三路输入数据进行缓存；
[0013]输入控制单元
104
对配置缓存单元
105
输入的配置数据进行解析，在解析结果的指导下，读入三个输入缓存单元的数据并输出给交叉开关矩阵
100
；
[0014]配置缓存单元
105
在索引指针
107
的作用下，输出此索引指针对应位置寄存器的配置数据给交叉开关矩阵
100、
输入控制单元
104、
以及配置更新控制单元
106
；
[0015]配置更新控制单元
106
对配置缓存单元
105
输出的配置数据进行解析，解析结果对索引指针
107
进行更新；
[0016]索引指针
107
寄存的是下一时钟周期将从配置缓存单元中读出配置数据的地址信息；
[0017]交叉开关矩阵
100
在配置缓存单元
105
输出的配置数据控制下，对输入的数据进行多路选择，控制路径选通并输出
。
[0018]进一步的，第一输入缓存单元
101、
第二输入缓存单元
102
和第三输入缓存单元
103
采用
FIFO
单元实现；输入控制单元
104、
交叉开关矩阵
100
为组合逻辑单元，其中，交叉开关矩阵
100
采用多路选择器实现；配置缓存单元
105
是一个寄存器组，索引指针
107
为寄存器；配置更新控制单元
106
为时序逻辑单元
。
[0019]进一步的，所述索引指针对应位置寄存器的配置数据包括交叉开关矩阵的开关控制信息
、
输入数据的选择信息
、
输出数据的整理信息
、
索引指针改变规则信息
。
[0020]进一步的，所述配置更新控制单元
106
对配置缓存单元
105
输出的配置数据进行解析，解析结果对索引指针
107
进行更新，具体为：
[0021](1)
在解析过程中，首先判断配置数据是否有效，如果有效则进入步骤
(2)
，否则解析过程暂停，等待配置数据有效；
[0022](2)
判断是否索引指针需要清零，如果要清零，则索引指针输出零，之后进入步骤
(3)
；如果不需要清零，则索引指针数据直接输出；
[0023](3)
依据配置数据，判断是否要执行循环配置，如果执行循环配置，需要记录循环配置的次数，并与配置数据中指定的循环次数相比较，相等则输出此配置信息的下一地址给索引指针；不相等则输出此配置数据包含的配置起始索引地址给索引指针；如果不执行循环配置，则直接输本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种可动态配置的交叉开关互连结构电路，其特征在于包括：第一输入缓存单元
(101)、
第二输入缓存单元
(102)、
第三输入缓存单元
(103)、
交叉开关矩阵
(100)、
输入控制单元
(104)、
配置缓存单元
(105)、
配置更新控制单元
(106)
和索引指针
(107)
；第一输入缓存单元
(101)、
第二输入缓存单元
(102)
和第三输入缓存单元
(103)
采用
FIFO
单元实现，分别将三路输入数据进行缓存；输入控制单元
(104)
对配置缓存单元
(105)
输入的配置数据进行解析，在解析结果的指导下，读入三个输入缓存单元的数据并输出给交叉开关矩阵
(100)
；配置缓存单元
(105)
在索引指针
(107)
的作用下，输出此索引指针对应位置寄存器的配置数据给交叉开关矩阵
(100)、
输入控制单元
(104)、
以及配置更新控制单元
(106)
；配置更新控制单元
(106)
对配置缓存单元
(105)
输出的配置数据进行解析，解析结果对索引指针
(107)
进行更新；索引指针
(107)
寄存的是下一时钟周期将从配置缓存单元中读出配置数据的地址信息；交叉开关矩阵
(100)
在配置缓存单元
(105)
输出的配置数据控制下，对输入的数据进行多路选择，控制路径选通并输出
。2.
根据权利要求1所述的一种可动态配置的交叉开关互连结构电路，其特征在于：第一输入缓存单元
(101)、
第二输入缓存单元
(102)
和第三输入缓存单元
(103)
采用
FIFO
单元实现；输入控制单元
(104)、
交叉开关矩阵
(100)
为组合逻辑单元，其中，交叉开关矩阵
(100)
采用多路选择器实现；配置缓存单元
(105)
是一个寄存器组，索引指针
(107)
为寄存器；配置更新控制单元
(106)
为时序逻辑单元
。3.
根据权利要求1所述的一种可动态配置的交叉开关互连结构电路，其特征在于：所述索引指针对应位置寄存器的配置数据包括交叉开关矩阵的开关控制信息
、
输入数据的选择信息
、
输出数据的整理信息
、
索引指针改变规则信息
。4.
根据权利要求1所述的一种可动态配置的交叉开关互连结构电路，其特征在于：所述配置更新控制单元
(106)
对配置缓存单元
(105)
输出的配置数据进行解析，解析结果对索引指针
(107)
进行更新，具体为：
(1)
在解析过程中，首先判断配置数据是否有效，如果有效则进入步骤
(2)
，否则解析过程暂停，等待配置数据有效；
(2)
判断是否索引指针需要清零，如果要清零，则索引指针输出零，之后进入步骤
(3)
；如果不需要清零，则索引指针数据直接输出；
(3)
依据配置数据，判断是否要执行循环配置，如果执行循环配置，需要记录循环配置的次数，并与配置数据中指定的循环次数相比较，相等则输出此配置信息的下一地址给索引指针；不相等则输出此配置数据包含的配置起始索引地址给索引指针；如果不执行循环配置，则直接输出此配置信息的下一地址给索引指针
。5.
根据权利要求1所述的一种可动态配置的交叉开关互连结构电路，其特征在于：配置缓存单元
(105)、
索引指针
(107)、
配置更新控制单元
(106)
之间形成控制闭环，实现自动控制
。6.
根据权利要求1所述的一种可动态配置的交叉开关互连结构电路，其特征在于：所述配置缓存单元
(105)
包括配置缓存寄存器组
(205)
和配置寄存器
(200)
；
配置缓存寄存器组
(205)
包括多个配置缓存寄存器，配置缓存寄存器组
(205)
接收索引指针的输出作为地址信息输入，选择出配置缓存寄存器组中对应地址的数据，并写出到的配置寄存器
(200)
中；配置寄存器
(200)
中的数据信息，作为配置数据输出
。7.
根据权利要求6所述的一种可动态配置的交叉开关互连结构电路，其特征在于：在配置寄存器
(200)
和配置缓存寄存器组
(205)
中，具有相同的配置数据格式，包括配置有效位
(210)、
配置复位有效位
(211)、
循环配置字段
(250)、
输出1选择配置字段
(220)、
输出2选择配置字段
(230)、
输出3选择配置字段
(240)
；输出1选择配置字段
、
输出2选择配置字段
、<...

【专利技术属性】
技术研发人员：宋立国，王亮，李同德，王亚坤，张彦龙，隋成龙，
申请(专利权)人：北京时代民芯科技有限公司，
类型：发明
国别省市：