一种模块编码识别电路制造技术

本发明专利技术实施例提供了一种模块编码识别电路

【技术实现步骤摘要】
一种模块编码识别电路、方法及相关设备


[0001]本专利技术涉及编码识别
，特别是涉及一种模块编码识别电路
、
方法及相关设备
。

技术介绍

[0002]当一款
MCU(MicrocontrollerUnit
，微处理器
)
被选择后，为了降低软硬件开发工程师的工作量，该款
MCU
通常会被用于多个系列的产品或产品中的多个子模块中，而上述产品或产品子模块仅会在功能上略有不同
。
为了降低测试工程师以及软件工程师的工作量，提高生产效率，一般会针对上述产品或产品子模块进行软件上的兼容适配，使系列产品或产品子模块能共用一套软件代码，这样就不必为单独的产品或产品子模块开发单独的软件代码，同时在生产的过程中也可使用该软件代码编译出的二进制文件对上述产品或产品子模块进行
MCU
代码的统一烧录，有效地提高了生产效率
。
[0003]为使同一软件能运行在不同的产品或产品子模块中，这些产品或产品子模块需要具有唯一
ID(Identity document
，编码
)
，同时软件需要对其进行识别，这样软件就会根据不同的
ID
执行不同的程序，进而实现不同的功能
。
在硬件设计上，通常使用拨码开关与
GPIO(General
‑
purpose input/output
，通用输入输出端口
)
相互配合的方式来组成二进制编码，进而形成产品或者产品子模块的
ID
，比如使用
MCU
的3个
GPIO
口的
0/1
状态来形成
000
‑
111
共8个
ID。
然而，当产品或产品子模块数量过多时，使用的
GPIO
口也会相应增多，这将造成
GPIO
资源的紧张
。

技术实现思路

[0004]本专利技术实施例的目的在于提供一种模块编码识别电路
、
方法及相关设备，可以节省处理器在编码上所耗费的接口数量
。
具体技术方案如下：
[0005]本专利技术提供了一种模块编码识别电路，包括：
[0006]第一处理器和第二处理器；
[0007]所述第一处理器上设置有第一接口；
[0008]所述第一处理器通过所述第一接口输出表征目标模块的编码的方波信号至所述第二处理器；
[0009]所述第二处理器用于根据所述方波信号进行编码识别，获得所述目标模块的编码，并确定与所述目标模块的编码对应的程序
。
[0010]可选的，还包括：
[0011]编码设置按键；
[0012]所述第一处理器还接收所述编码设置按键发出的按键指令；
[0013]所述第一处理器还用于根据所述按键指令确定所述目标模块的编码，并根据所述目标模块的编码生成所述方波信号
。
[0014]可选的，所述编码设置按键，包括：
[0015]编码调节按键；
[0016]所述第一处理器设置有至少一个第二接口；
[0017]所述第一处理器通过所述第二接口接收所述编码调节按键发出的编码调节指令；
[0018]所述第一处理器还用于根据所述编码调节指令更改编码，并生成与更改后的编码对应的方波信号
。
[0019]可选的，所述编码设置按键，还包括：
[0020]编码复位按键；
[0021]所述第一处理器设置有第三接口；
[0022]所述第一处理器通过所述第三接口接收所述编码复位按键发出的编码复位指令；
[0023]所述第一处理器还用于根据所述编码复位指令将编码置零
。
[0024]可选的，还包括：
[0025]存储器；
[0026]所述存储器与所述第一处理器连接；
[0027]所述存储器用于存储编码
。
[0028]可选的，所述第一处理器设置有第四接口；
[0029]所述第四接口与所述第一接口连接；
[0030]所述第一处理器通过所述第四接口接收由所述第一接口向所述第二处理器发送的方波信号；
[0031]所述第一处理器还用于判断接收的方波信号表征的编码与所述存储器存储的编码是否一致
。
[0032]可选的，还包括：
[0033]编码显示器；
[0034]所述编码显示器与所述第一处理器连接；
[0035]所述编码显示器用于显示编码
。
[0036]可选的，所述编码显示器，包括：
[0037]驱动芯片和数码管；
[0038]所述驱动芯片的输入端与所述第一处理器的驱动接口连接，所述驱动芯片的输出端与所述数码管的输入端连接；
[0039]所述驱动芯片用于驱动所述数码管，以使所述数码管进行编码显示
。
[0040]本专利技术还提供一种能量单元，包括：
[0041]至少一个外接设备和如上所述的一种模块编码识别电路；
[0042]各所述外接设备分别与所述模块编码识别电路的第二处理器连接
。
[0043]本专利技术还提供一种能量路由器，包括：
[0044]至少一个如上所述的能量单元
。
[0045]本专利技术还提供一种模块编码识别方法，应用于如上所述的一种模块编码识别电路；
[0046]所述方法，包括：
[0047]所述模块编码识别电路的第二处理器获取第一处理器传输的表征目标模块的编码的方波信号；
[0048]所述第二处理器根据所述方波信号进行编码识别，获得所述目标模块的编码，并确定与所述目标模块的编码对应的程序
。
[0049]可选的，所述第二处理器根据所述方波信号进行编码识别，获得所述目标模块的编码，包括：
[0050]所述第二处理器确定所述方波信号的信号参数；
[0051]所述第二处理器根据信号参数与编码的对应关系，确定所述方波信号表征的编码，获得所述目标模块的编码
。
[0052]可选的，所述信号参数包括方波信号占空比
、
一个周期内方波脉冲数量
、
方波信号周期中的一种或多种
。
[0053]可选的，在所述模块编码识别电路的第二处理器获取第一处理器传输的表征目标模块的编码的方波信号之前，所述方法，还包括：
[0054]所述第一处理器根据编码设置按键发出的按键指令确定所述目标模块的编码，并根据所述目标模块的编码生成所述方波信号
。
[0055]可选的，所述根据所述目标模块的编码生成所述方波信号，包括：
[0056]根据信号参数与编码的对应关系，确定与所述目标模块的编码对应的方波信号的信号参数；
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种模块编码识别电路，其特征在于，包括：第一处理器和第二处理器；所述第一处理器上设置有第一接口；所述第一处理器通过所述第一接口输出表征目标模块的编码的方波信号至所述第二处理器；所述第二处理器用于根据所述方波信号进行编码识别，获得所述目标模块的编码，并确定与所述目标模块的编码对应的程序
。2.
根据权利要求1所述的模块编码识别电路，其特征在于，还包括：编码设置按键；所述第一处理器还接收所述编码设置按键发出的按键指令；所述第一处理器还用于根据所述按键指令确定所述目标模块的编码，并根据所述目标模块的编码生成所述方波信号
。3.
根据权利要求2所述的模块编码识别电路，其特征在于，所述编码设置按键，包括：编码调节按键；所述第一处理器设置有至少一个第二接口；所述第一处理器通过所述第二接口接收所述编码调节按键发出的编码调节指令；所述第一处理器还用于根据所述编码调节指令更改编码，并生成与更改后的编码对应的方波信号
。4.
根据权利要求2所述的模块编码识别电路，其特征在于，所述编码设置按键，还包括：编码复位按键；所述第一处理器设置有第三接口；所述第一处理器通过所述第三接口接收所述编码复位按键发出的编码复位指令；所述第一处理器还用于根据所述编码复位指令将编码置零
。5.
根据权利要求1至4任一项所述的模块编码识别电路，其特征在于，还包括：存储器；所述存储器与所述第一处理器连接；所述存储器用于存储编码
。6.
根据权利要求5所述的模块编码识别电路，其特征在于，所述第一处理器设置有第四接口；所述第四接口与所述第一接口连接；所述第一处理器通过所述第四接口接收由所述第一接口向所述第二处理器发送的方波信号；所述第一处理器还用于判断接收的方波信号表征的编码与所述存储器存储的编码是否一致
。7.
根据权利要求1至4任一项所述的模块编码识别电路，其特征在于，还包括：编码显示器；所述编码显示器与所述第一处理器连接；所述编码显示器用于显示编码
。8.
根据权利要求7所述的模块编码识别电路，其特征在于，所述编码显示器，包括：
驱动芯片和数码管；所述驱动芯片的输入端与所述第一处理器的驱动接口连接，所述驱动芯片的输出端与所述数码管的输入端连接；所述驱动芯片用于驱动所述数码管，以使所述数码管进行编码显示
。9.
一种能量单元，其特征在于，包括：至少一个外接设备和如权利要求1至8任一项所述的一种模块编码识别电路；各所述外接...

【专利技术属性】
技术研发人员：胡恒，庄富帅，赵安，庄加才，徐君，
申请(专利权)人：阳光电源股份有限公司，
类型：发明
国别省市：