一种具有去加重功能的预冲处理电路制造技术

本申请提供一种具有去加重功能的预冲处理电路，属于高速互连技术领域，所述电路包括：驱动信号生成子电路及与驱动信号生成子电路连接的联合处理子电路；驱动信号生成子电路用于基于输入的原始数据信号生成预冲驱动信号

【技术实现步骤摘要】
一种具有去加重功能的预冲处理电路


[0001]本申请涉及高速互连
，尤其涉及一种具有去加重功能的预冲处理电路
。

技术介绍

[0002]电子技术的不断发展推动着数据的传输速度逐步提升，如
PCIE
的传输速率已经从第一代的
2.5GT/s
发展到第六代的
64GT/s
，但也随之带来了挑战：信号需要在信道中传输，而信道具有低通的频域特性，对信号的低频分量损耗较小，对高频分量损耗较大
。
因此，正常信号经信道传输后，会导致信号低频分量的幅值高于高频分量的幅值
。
对于接收机而言，信号高低频分量幅度差异较大会导致接收端难以正确的接收到数据信号
。
[0003]为了解决信道对所传递信号的高频分量衰减的问题，现有技术通常采用预冲或去加重技术对信号进行信道补偿
。
[0004]对于传递二进制数据“0”，“1”的电压信号，数据发生翻转前后，信号高频成分较多；其余部分，则信号低频成分较多
。
预冲
(preshoot)
技术是通过增大信号重复数据的最后一个比特位（即数据发生翻转前的最后一个比特位）的幅值，以提高信号部分高频分量的幅度
。
但该方法的不足之处在于：正常情况下数据的电压摆幅已经接近电源电压，要在此基础上使用预冲提高高频分量的幅度，使其达到超过电源电压的幅度，难度较大
。
且预冲只能单一的补偿重复数据的最后一个比特位的幅值，补偿效果较有限，若结合其他技术提升补偿效果，会导致电路结构复杂
。
例如公开号为
CN1081048A
的专利公开了一种预冲和过冲结合的电路，但是该电路用到了阈值控制
、
跃变检测
、
最大值选择器，最小值检测器
、
开关
、
偏置
、
延迟电路等模块，且用到了电感等不便于集成的器件，结构复杂，对于集成电路来说，会大大增加面积和成本
。
[0005]去加重技术以重复数据的第一个比特位（即数据发生翻转后的第一个比特位）为目标比特位，通过降低重复数据中非目标比特位的幅值，提高信号部分的高频分量与低频分量的幅度差，但无法调节同样含有高频分量的重复数据的最后一个比特位与低频比特位的的幅度差
。
因此该方法虽然能改善对信道引起的信号高频和低频分量幅值差异，但效果也不理想
。

技术实现思路

[0006]本申请提供一种具有去加重功能的预冲处理电路，以在降低电路复杂度的基础上有效补偿信道对数据信号造成的高频损耗
。
[0007]本申请提供一种具有去加重功能的预冲处理电路，所述电路包括：驱动信号生成子电路及与所述驱动信号生成子电路连接的联合处理子电路；所述驱动信号生成子电路用于基于输入的原始数据信号生成预冲驱动信号
、
主驱动信号和去加重驱动信号；所述联合处理子电路用于基于所述预冲驱动信号
、
主驱动信号和去加重驱动信号，生成经过预冲和去加重处理的目标信号
。
[0008]根据本申请提供的一种具有去加重功能的预冲处理电路，所述预冲驱动信号是对输入的原始数据信号进行第一延时操作得到的，所述主驱动信号是对所述预冲驱动信号进行第一延时操作和反相操作得到的，所述去加重驱动信号是对所述预冲驱动信号进行第二延时操作得到的；其中，所述第一延时操作对应的延迟量为一个数据比特位，所述第二延时操作对应的延迟量为两个数据比特位
。
[0009]根据本申请提供的一种具有去加重功能的预冲处理电路，所述基于所述预冲驱动信号
、
主驱动信号和去加重驱动信号，生成经过预冲和去加重处理的目标信号，具体包括：分别对所述预冲驱动信号
、
主驱动信号和去加重驱动信号进行反相操作，得到对应的预冲输出信号
、
主输出信号和去加重输出信号；将所述预冲输出信号
、
主输出信号和去加重输出信号输入预设的电阻网络以得到经过预冲和去加重处理的目标信号
。
[0010]根据本申请提供的一种具有去加重功能的预冲处理电路，所述驱动信号生成子电路包括预冲驱动信号生成单元
、
主驱动信号生成单元和去加重驱动信号生成单元，所述主驱动信号生成单元和去加重驱动信号生成单元分别与所述预冲驱动信号生成单元连接；所述预冲驱动信号生成单元用于对输入的原始数据信号进行第一延时操作以生成预冲驱动信号；所述主驱动信号生成单元用于对输入的预冲驱动信号进行第一延时操作和反相操作以生成主驱动信号；所述去加重驱动信号生成单元用于对输入的预冲驱动信号进行第二延时操作以生成去加重驱动信号
。
[0011]根据本申请提供的一种具有去加重功能的预冲处理电路，所述预冲驱动信号生成单元包括第一
D
触发器，所述主驱动信号生成单元包括串联的第二
D
触发器和反相器，所述去加重驱动信号生成单元包括串联的第三
D
触发器和第四
D
触发器；其中，所述第一
D
触发器的数据输出端分别与第二
D
触发器及第三
D
触发器的数据输入端连接，所述第二
D
触发器的数据输出端与所述反相器的输入端连接，所述第三
D
触发器的数据输出端与所述第四
D
触发器的数据输入端连接
。
[0012]根据本申请提供的一种具有去加重功能的预冲处理电路，所述第一
D
触发器的数据输入端用于输入原始数据信号，所述第一
D
触发器的数据输出端用于输出预冲驱动信号；所述第二
D
触发器的数据输入端用于输入预冲驱动信号，所述反相器的输出端用于输出主驱动信号；所述第三
D
触发器的数据输入端用于输入预冲驱动信号，所述第四
D
触发器的数据输出端用于输出去加重驱动信号
。
[0013]根据本申请提供的一种具有去加重功能的预冲处理电路，所述第一至第四
D
触发器的触发方式均为上升沿触发，所述第一至第四
D
触发器的时钟输入端均输入目标时钟信号，所述目标时钟信号的周期为一个数据比特位的时间
。
[0014]根据本申请提供的一种具有去加重功能的预冲处理电路，所述联合处理子电路包括驱动单元和与所述驱动单元连接的电阻网络；所述驱动单元包括第一驱动子单元
、
第二驱动子单元和第三驱动子单元；所述第一驱动子单元用于对所述预冲驱动信号进行反相操作，得到对应的预冲输
出信号；所述第二驱动子单元用于对所述主驱动信号进行反相操作，得到对应的主输出信号；所述第三驱动子单元用于对所述去加重驱动信号进行反相操作，得到对应的去加重输出信号
。本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种具有去加重功能的预冲处理电路，其特征在于，所述电路包括：驱动信号生成子电路及与所述驱动信号生成子电路连接的联合处理子电路；所述驱动信号生成子电路用于基于输入的原始数据信号生成预冲驱动信号
、
主驱动信号和去加重驱动信号；所述联合处理子电路用于基于所述预冲驱动信号
、
主驱动信号和去加重驱动信号，生成经过预冲和去加重处理的目标信号
。2.
根据权利要求1所述的具有去加重功能的预冲处理电路，其特征在于，所述预冲驱动信号是对输入的原始数据信号进行第一延时操作得到的，所述主驱动信号是对所述预冲驱动信号进行第一延时操作和反相操作得到的，所述去加重驱动信号是对所述预冲驱动信号进行第二延时操作得到的；其中，所述第一延时操作对应的延迟量为一个数据比特位，所述第二延时操作对应的延迟量为两个数据比特位
。3.
根据权利要求1所述的具有去加重功能的预冲处理电路，其特征在于，所述基于所述预冲驱动信号
、
主驱动信号和去加重驱动信号，生成经过预冲和去加重处理的目标信号，具体包括：分别对所述预冲驱动信号
、
主驱动信号和去加重驱动信号进行反相操作，得到对应的预冲输出信号
、
主输出信号和去加重输出信号；将所述预冲输出信号
、
主输出信号和去加重输出信号输入预设的电阻网络以得到经过预冲和去加重处理的目标信号
。4.
根据权利要求2所述的具有去加重功能的预冲处理电路，其特征在于，所述驱动信号生成子电路包括预冲驱动信号生成单元
、
主驱动信号生成单元和去加重驱动信号生成单元，所述主驱动信号生成单元和去加重驱动信号生成单元分别与所述预冲驱动信号生成单元连接；所述预冲驱动信号生成单元用于对输入的原始数据信号进行第一延时操作以生成预冲驱动信号；所述主驱动信号生成单元用于对输入的预冲驱动信号进行第一延时操作和反相操作以生成主驱动信号；所述去加重驱动信号生成单元用于对输入的预冲驱动信号进行第二延时操作以生成去加重驱动信号
。5.
根据权利要求4所述的具有去加重功能的预冲处理电路，其特征在于，所述预冲驱动信号生成单元包括第一
D
触发器，所述主驱动信号生成单元包括串联的第二
D
触发器和反相器，所述去加重驱动信号生成单元包括串联的第三
D
触发器和第四
D
触发器；其中，所述第一
D
触发器的数据输出端分别与第二
D
触发器及第三
D
触发器的数据输入端连接，所述第二
D
触发器的数据输出端与所述反相器的输入端连接，所述第三
D
触发器的数据输出端与所述第四
D

【专利技术属性】
技术研发人员：刘盾，王晓阳，张晓辉，
申请(专利权)人：上海奎芯集成电路设计有限公司，
类型：发明
国别省市：