一种基于制造技术

本申请提供了一种基于

【技术实现步骤摘要】
一种基于OpenVPX总线的信号预处理硬件平台


[0001]本申请涉及雷达
、
电子对抗对抗信号预处理
，特别涉及一种基于
OpenVPX
总线的信号预处理硬件平台
。

技术介绍

[0002]随着电子信息系统发展，传统的面向功能的专用电子设备将在硬件配置中逐渐消失，这些设备的功能成为通用
(
多功能
)
模块处理能力的一部分，并通过采用开放式结构，向标准化
、
通用化
、
系列化
、
数字化方向发展
。
在新型的作战系统中，阵面应用对多个通道间的幅相一致性提出了很高的要求，通常采用天线
、
射频前端以及模数转换的紧耦合设计
。
信号预处理部分接收天线孔径和射频前端模数转换后下传的数字信号，完成雷达
、
通信
、
雷达对抗
、
通信对抗等多个应用的信号预处理功能
。
[0003]因此，为了满足通用化模块化要求，研究通用信号预处理硬件平台，实现多个应用的信号预处理功能，成为目前亟需处理的问题
。

技术实现思路

[0004]本申请提供了一种基于
OpenVPX
总线的信号预处理硬件平台，可用于解决现有技术中缺乏通用化模块的技术问题
。
[0005]本申请提供一种基于
OpenVPX
总线的信号预处理硬件平台，预处理硬件平台包括：
[0006]硬件平台基于
OpenVPX
总线架构，以插箱为单位，插箱内以通用板卡作为单元模块；
[0007]插箱内部各通用板卡之间，采用
40G
以太网或者
10G
以太网进行高速数据交换
、
采用千兆网作为控制网络，
I2C
总线作为健康管理网络；各插箱之间
、
机柜与机柜之间采用光纤进行数据传输，通过
100G
以太网或者
40G
以太网进行高速数据交换
。
[0008]可选的，所述通用板卡包括：预处理板
、
网络交换板以及接口控制板；
[0009]所述预处理板，用于宽带宽低延时信号处理
、
高速背板数据接收发送
、
光纤数据接收发送；
[0010]所述网络交换板，用于进行
100G
以太网数据交换
、40G
以太网数据交换
、10G
以太网数据交换以及千兆以太网数据交换，高速数据交换以及控制网络；
[0011]所述接口控制板，完成同步时钟产生分发
、
对外接口
、
组合控制
、
健康管理以及光纤数据接收发送功能
。
[0012]可选的，所述预处理硬件平台插箱背板采用
OpenVPX
总线单星拓扑结构，用于搭载预处理板
、
网络交换板
、
接口控制板
。
[0013]插箱背板采用
6U
尺寸
10
槽结构，符合
OpenVPX
总线单星拓扑结构的
BKP6
‑
CEN10
‑
11.2.4
‑
n
标准，包含1个交换槽位和9个负载槽位；
[0014]1块网络交换板置于交换槽位内，8块预处理板
、1
块接口控制板置于所述负载槽位内
。
[0015]优选的，所述预处理板采用
6U VPX
结构，包括2片大规模
FPGA
，用于进行宽带宽低延时信号处理，每片所述大规模
FPGA
内部包含超过
3000
个以上的硬件乘法器；
J0
连接器用于功率传输
、
健康管理总线
、
测试总线以及同源时钟接收；
J1
连接器用于至少1路
4X40G
以太网数据交换或者4路
1X10G
以太网数据交换；
J2、J6
连接器用于至少
48X
光纤收发；
J3、J5
连接器用于
32X
高速串行总线收发；
J4
连接器用于千兆以太网信号收发
。
[0016]可选的，所述网络交换板采用
6U VPX
结构，包括太网交换芯片以及多个连接器；
[0017]以太网交换芯片进行
100G
以太网数据交换
、40G
以太网数据交换
、10G
以太网数据交换以及千兆以太网数据交换；以太网交换芯片支持至少
96X
高速数据收发；
J0
连接器用于功率传输
、
健康管理总线
、
测试总线；网络交换板
J1
连接器至网络交换板
J5
连接器用于
80X
以太网数据交换，分别绑定为
4X40G
以太网数据交换形式或者
1X10G
以太网数据交换形式或者
1X
千兆以太网数据交换形式；网络交换板
J6
连接器用于至少
12X
光纤收发，支持1路
10X 100G
以太网数据交换或者3路
4X 40G
以太网数据交换
。
[0018]可选的，所述接口控制板采用
6U VPX
结构，包括
CPU
芯片
、FPGA
芯片
、
时钟分配芯片以及多个连接器；
[0019]其中，
CPU
芯片用于控制，
FPGA
芯片用于部分接口功能，利用时钟分配芯片进行时钟分配；
J0
连接器用于功率传输
、
健康管理总线
、
测试总线以及同源时钟分发；接口控制板
J1
连接器用于至少1路
4X40G
以太网数据交换或者4路
1X10G
以太网数据交换；接口控制板
J2
连接器
、
接口控制板
J3
连接器
、
接口控制板
J5
连接器连接器支持至少
16X
高速串行总线收发以及
8X PCIE
总线；接口控制板
J6
连接器用于至少
12X
光纤收发；接口控制板
J4
连接器用于千兆以太网信号收发
。
[0020]可本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种基于
OpenVPX
总线的信号预处理硬件平台，其特征在于，所述预处理硬件平台包括：硬件平台基于
OpenVPX
总线架构，以插箱为单位，插箱内以通用板卡作为单元模块；插箱内部各通用板卡之间，采用
40G
以太网或者
10G
以太网进行高速数据交换
、
采用千兆网作为控制网络，
I2C
总线作为健康管理网络；各插箱之间
、
机柜与机柜之间采用光纤进行数据传输，通过
100G
以太网或者
40G
以太网进行高速数据交换
。2.
根据权利要求1所述的一种基于
OpenVPX
总线的信号预处理硬件平台，其特征在于：所述通用板卡包括：预处理板
、
网络交换板以及接口控制板；所述预处理板，用于宽带宽低延时信号处理
、
高速背板数据接收发送
、
光纤数据接收发送；所述网络交换板，用于进行
100G
以太网数据交换
、40G
以太网数据交换
、10G
以太网数据交换以及千兆以太网数据交换，高速数据交换以及控制网络；所述接口控制板，完成同步时钟产生分发
、
对外接口
、
组合控制
、
健康管理以及光纤数据接收发送功能
。3.
根据权利要求2所述的一种基于
OpenVPX
总线的信号预处理硬件平台，其特征在于：所述预处理硬件平台插箱背板采用
OpenVPX
总线单星拓扑结构，用于搭载预处理板
、
网络交换板
、
接口控制板
。
插箱背板采用
6U
尺寸
10
槽结构，符合
OpenVPX
总线单星拓扑结构的
BKP6
‑
CEN10
‑
11.2.4
‑
n
标准，包含1个交换槽位和9个负载槽位；1块网络交换板置于交换槽位内，8块预处理板
、1
块接口控制板置于所述负载槽位内
。
优选的，所述预处理板采用
6U VPX
结构，包括2片大规模
FPGA
，用于进行宽带宽低延时信号处理，每片所述大规模
FPGA
内部包含超过
3000
个以上的硬件乘法器；
J0
连接器用于功率传输
、
健康管理总线
、
测试总线以及同源时钟接收；
J1
连接器用于至少1路
4X40G
以太网数据交换或者4路
1X10G
以太网数据交换；
J2、J6
连接器用于至少
48X
光纤收发；
J3、J5
连接器用于
32X
高速串行总线收发；
J4
连接器用于千兆以太网信号收发
。4.
根据权利要求2所述的一种基于
OpenVPX<...

【专利技术属性】
技术研发人员：居易，陈文静，苏生，赵赟，赵鑫，聂慧锋，李琳，
申请(专利权)人：中国船舶集团有限公司第七二三研究所，
类型：发明
国别省市：