像素电路及其驱动方法和显示装置制造方法及图纸

本发明专利技术公开了一种像素电路及其驱动方法和显示装置，该像素电路包括第一驱动模块

【技术实现步骤摘要】
像素电路及其驱动方法和显示装置


[0001]本专利技术涉及显示
，尤其涉及一种像素电路及其驱动方法和显示装置
。

技术介绍

[0002]随着显示技术的不断发展，微型发光二极管
(Micro light emitting diode
，
Micro LED)
凭借色域广
、
响应速度快
、
亮度高
、
寿命长等优点，广泛应用在显示领域
。
[0003]目前，
Micro LED
显示面板中通常包括像素电路和发光元件，像素电路通常采用数字驱动的方式来控制发光元件发光
。
但是，现有技术中存在灰阶的连续性较差，造成灰阶不能完全展开的现象
。

技术实现思路

[0004]本专利技术提供了一种像素电路及其驱动方法和显示装置，以实现灰阶的展开连续性，改善亮度的均一性
。
[0005]根据本专利技术的一方面，提供了一种像素电路，包括：第一驱动模块
、
第二驱动模块和发光模块；
[0006]所述第一驱动模块包括电流控制单元
、
第一驱动单元
、
第一数据写入单元和耦合单元，所述电流控制单元连接于第一电源线和所述第一驱动单元的第一端之间，所述第一数据写入单元用于将第一数据电压写入至所述第一驱动单元的控制端，所述耦合单元与所述第一驱动单元的控制端连接，所述耦合单元用于将扫频信号耦合至所述第一驱动单元的控制端，所述第一驱动单元用于根据所述第一数据电压和所述扫频信号控制自身的导通时长，以控制所述发光模块的发光时长；其中，所述发光模块连接于所述第一驱动单元的第二端和第二电源线之间；
[0007]所述第二驱动模块的输出端与所述电流控制单元的控制端连接，所述第二驱动模块用于根据第二数据电压对所述电流控制单元的控制端的电压进行控制，所述电流控制单元用于根据其控制端的电压驱动所述发光模块在发光阶段发光
。
[0008]可选地，所述耦合单元的第一端接入所述扫频信号，所述耦合单元的第二端与所述第一驱动单元的控制端连接；优选地，所述第一驱动模块还包括第一补偿单元，所述第一补偿单元连接于所述第一驱动单元的控制端和第二端之间，所述第一数据写入单元连接于第一数据线和所述第一驱动单元的第一端之间，所述第一补偿单元的控制端和所述第一数据写入单元的控制端均与第一扫描信号线连接；
[0009]优选地，所述电流控制单元包括第一晶体管，所述第一驱动单元包括第二晶体管，所述第一数据写入单元包括第三晶体管，所述第一补偿单元包括第四晶体管，所述耦合单元包括第一电容；
[0010]所述第一晶体管的栅极接收所述第二驱动模块输出的驱动电流，所述第一晶体管的第一极与所述第一电源线连接，所述第一晶体管的第二极连接至所述第二晶体管的第一极，所述第二晶体管的第二极连接至所述发光模块的第一端，所述发光模块的第二端与所
述第二电源线连接，所述第三晶体管的栅极和所述第四晶体管的栅极均与所述第一扫描信号线连接，所述第三晶体管的第一极与所述第一数据线连接，所述第三晶体管的第二极与所述第二晶体管的第一极连接，所述第四晶体管的第一极与所述第二晶体管的栅极连接，所述第四晶体管的第二极与所述第二晶体管的第二极连接，所述第一电容的第一端接入扫频信号，所述第一电容的第二端与所述第二晶体管的栅极连接；优选地，所述第一晶体管为驱动晶体管，所述第二晶体管为开关晶体管
。
[0011]可选地，还包括第三数据写入单元，所述第三数据写入单元的第一端接入所述扫频信号，所述第三数据写入单元的第二端与耦合单元的第一端连接，所述耦合单元的第二端与所述第一驱动单元的控制端连接，所述第一数据写入单元的第一端与第一数据线连接，所述第一数据写入单元的第二端与所述耦合单元的第一端连接；
[0012]优选地，所述第一驱动模块还包括第一补偿单元，所述第一补偿单元连接于所述第一驱动单元的控制端和第二端之间，所述第一补偿单元的控制端和所述第一数据写入单元的控制端均与第一扫描信号线连接；
[0013]优选地，所述电流控制单元包括第一晶体管，所述第一驱动单元包括第二晶体管，所述第一数据写入单元包括第三晶体管，所述第一补偿单元包括第四晶体管，所述耦合单元包括第一电容，所述第三数据写入单元包括第十五晶体管；
[0014]所述第一晶体管的栅极接收所述第一驱动单元输出的驱动电流，所述第一晶体管的第一极与所述第一电源线连接，所述第一晶体管的第二极连接至所述第二晶体管的第一极，所述第二晶体管的第二极连接至所述发光模块的第一端，所述发光模块的第二端与所述第二电源线连接，所述第三晶体管的栅极和所述第四晶体管的栅极均与所述第一扫描信号线连接，所述第三晶体管的第一极与所述第一数据线连接，所述第三晶体管的第二极与所述第一电容的第一端连接，所述第一电容的第二端与所述第二晶体管的栅极连接，所述第四晶体管的第一极与所述第二晶体管的栅极连接，所述第四晶体管的第二极与所述第二晶体管的第二极连接，所述第十五晶体管的栅极与第一发光控制信号线连接，所述第十五晶体管的第一极接入扫频信号，所述第十五晶体管的第二极与所述第一电容的第一端连接；优选地，所述第一晶体管为驱动晶体管，所述第二晶体管为开关晶体管
。
[0015]可选地，所述第一驱动模块还包括第一存储单元
、
第一初始化单元和第一发光控制单元；
[0016]所述第一初始化单元包括第五晶体管，所述第一发光控制单元包括第六晶体管，所述第一存储单元包括第二电容，所述发光模块包括发光二极管；所述第五晶体管的栅极与第二扫描信号线连接，所述第五晶体管的第一极与所述第一初始化信号线连接，所述第五晶体管的第二极与所述第二晶体管的栅极连接；所述第六晶体管的栅极与第一发光控制信号线连接，所述第六晶体管的第一极与所述第二晶体管的第二极连接，所述第六晶体管的第二极与所述发光二极管的第一极连接，所述发光二极管的第二极与所述第二电源线连接；所述第二电容的第一端与所述第一电源线连接，所述第二电容的第二端与所述第二晶体管的栅极连接；
[0017]优选地，所述扫频信号包括斜坡信号或三角波信号
。
[0018]优选地，所述第一驱动模块还包括第二发光控制单元，所述第二发光控制单元连接于所述电流控制单元的第二端和所述第一驱动单元的第一端之间；
[0019]所述第二发光控制单元包括第七晶体管，所述第七晶体管的栅极与所述第一发光控制信号线连接，所述第七晶体管的第一极与所述第一晶体管的第二极连接，所述第七晶体管的第二极与所述第二晶体管的第一极连接；
[0020]优选地，所述第一驱动模块还包括复位单元，所述复位单元连接于复位信号线和所述耦合单元的第一端之间；
[0021]优选地，所述复位单元包括第十六晶体管，所述第十六晶体管的栅极与第三扫描信号线连接，所述第十六晶体管的第一极与所述复位信号线连接，所述第十六晶体管的第二极与所述第本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种像素电路，其特征在于，包括：第一驱动模块
、
第二驱动模块和发光模块；所述第一驱动模块包括电流控制单元
、
第一驱动单元
、
第一数据写入单元和耦合单元，所述电流控制单元连接于第一电源线和所述第一驱动单元的第一端之间，所述第一数据写入单元用于将第一数据电压写入至所述第一驱动单元的控制端，所述耦合单元用于将扫频信号耦合至所述第一驱动单元的控制端，所述第一驱动单元用于根据所述第一数据电压和所述扫频信号控制自身的导通时长，以控制所述发光模块的发光时长；其中，所述发光模块连接于所述第一驱动单元的第二端和第二电源线之间；所述第二驱动模块的输出端与所述电流控制单元的控制端连接，所述第二驱动模块用于根据第二数据电压对所述电流控制单元的控制端的电压进行控制，所述电流控制单元用于根据其控制端的电压驱动所述发光模块在发光阶段发光
。2.
根据权利要求1所述的像素电路，其特征在于，所述耦合单元的第一端接入所述扫频信号，所述耦合单元的第二端与所述第一驱动单元的控制端连接；优选地，所述第一驱动模块还包括第一补偿单元，所述第一补偿单元连接于所述第一驱动单元的控制端和第二端之间，所述第一数据写入单元连接于第一数据线和所述第一驱动单元的第一端之间，所述第一补偿单元的控制端和所述第一数据写入单元的控制端均与第一扫描信号线连接；优选地，所述电流控制单元包括第一晶体管，所述第一驱动单元包括第二晶体管，所述第一数据写入单元包括第三晶体管，所述第一补偿单元包括第四晶体管，所述耦合单元包括第一电容；所述第一晶体管的栅极接收所述第二驱动模块输出的驱动电流，所述第一晶体管的第一极与所述第一电源线连接，所述第一晶体管的第二极连接至所述第二晶体管的第一极，所述第二晶体管的第二极连接至所述发光模块的第一端，所述发光模块的第二端与所述第二电源线连接，所述第三晶体管的栅极和所述第四晶体管的栅极均与所述第一扫描信号线连接，所述第三晶体管的第一极与所述第一数据线连接，所述第三晶体管的第二极与所述第二晶体管的第一极连接，所述第四晶体管的第一极与所述第二晶体管的栅极连接，所述第四晶体管的第二极与所述第二晶体管的第二极连接，所述第一电容的第一端接入扫频信号，所述第一电容的第二端与所述第二晶体管的栅极连接；优选地，所述第一晶体管为驱动晶体管，所述第二晶体管为开关晶体管
。3.
根据权利要求1所述的像素电路，其特征在于，还包括第三数据写入单元，所述第三数据写入单元的第一端接入所述扫频信号，所述第三数据写入单元的第二端与耦合单元的第一端连接，所述耦合单元的第二端与所述第一驱动单元的控制端连接，所述第一数据写入单元的第一端与第一数据线连接，所述第一数据写入单元的第二端与所述耦合单元的第一端连接；优选地，所述第一驱动模块还包括第一补偿单元，所述第一补偿单元连接于所述第一驱动单元的控制端和第二端之间，所述第一补偿单元的控制端和所述第一数据写入单元的控制端均与第一扫描信号线连接；优选地，所述电流控制单元包括第一晶体管，所述第一驱动单元包括第二晶体管，所述第一数据写入单元包括第三晶体管，所述第一补偿单元包括第四晶体管，所述耦合单元包括第一电容，所述第三数据写入单元包括第十五晶体管；所述第一晶体管的栅极接收所述第一驱动单元输出的驱动电流，所述第一晶体管的第
一极与所述第一电源线连接，所述第一晶体管的第二极连接至所述第二晶体管的第一极，所述第二晶体管的第二极连接至所述发光模块的第一端，所述发光模块的第二端与所述第二电源线连接，所述第三晶体管的栅极和所述第四晶体管的栅极均与所述第一扫描信号线连接，所述第三晶体管的第一极与所述第一数据线连接，所述第三晶体管的第二极与所述第一电容的第一端连接，所述第一电容的第二端与所述第二晶体管的栅极连接，所述第四晶体管的第一极与所述第二晶体管的栅极连接，所述第四晶体管的第二极与所述第二晶体管的第二极连接，所述第十五晶体管的栅极与第一发光控制信号线连接，所述第十五晶体管的第一极接入扫频信号，所述第十五晶体管的第二极与所述第一电容的第一端连接；优选地，所述第一晶体管为驱动晶体管，所述第二晶体管为开关晶体管
。4.
根据权利要求2或3所述的像素电路，其特征在于，所述第一驱动模块还包括第一存储单元
、
第一初始化单元和第一发光控制单元；所述第一初始化单元包括第五晶体管，所述第一发光控制单元包括第六晶体管，所述第一存储单元包括第二电容，所述发光模块包括发光二极管；所述第五晶体管的栅极与第二扫描信号线连接，所述第五晶体管的第一极与所述第一初始化信号线连接，所述第五晶体管的第二极与所述第二晶体管的栅极连接；所述第六晶体管的栅极与第一发光控制信号线连接，所述第六晶体管的第一极与所述第二晶体管的第二极连接，所述第六晶体管的第二极与所述发光二极管的第一极连接，所述发光二极管的第二极与所述第二电源线连接；所述第二电容的第一端与所述第一电源线连接，所述第二电容的第二端与所述第二晶体管的栅极连接；优选地，所述扫频信号包括斜坡信号或三角波信号
。5.
根据权利要求4所述的像素电路，其特征在于，所述第一驱动模块还包括第二发光控制单元，所述第二发光控制单元连接于所述电流控制单元的第二端和所述第一驱动单元的第一端之间；所述第二发光控制单元包括第七晶体管，所述第七晶体管的栅极与所述第一发光控制信号线连接，所述第七晶体管的第一极与所述第一晶体管的第二极连接，所述第七晶体管的第二极与所述第二晶体管的第一极连接；优选地，所述第一驱动模块还包括复位单元，所述复位单元连接于复位信号线和所述耦合单元的第一端之间；优选地，所述复位单元包括第十六晶体管，所述第十六晶体管的栅极与第三扫描信号线连接，所述第十六晶体管的第一极与所述复位信号线连接，所述第十六晶体管的第二极与所述第一电容的第一端连接
。6.
根据权利要求1所述的像素电路，其特征在于，所述第二驱动模块包括第二驱动单元
、
第二存储单元和第二数据写入单元，所述第二数据写入单元用于向所述第二驱动单元的控制端传输所述第二数据电压，所述第二驱动单元连接于所述第一电源线和所述第二驱动模块的输出端之间，所述第二存储单元连接于所述第一电源线和所述第二驱动单元的控制端之间；优选地，所述第二驱动模块还包括第二初始化单元和稳压单元，所述第二初始化单元的第一端与第二初始化信号线连接，所述第二初始化单元的第二端与所述电流控制单元的
控制端连接，所述稳压单元的第一端与第三初始化信号线或所述第一电源线连接，所述稳压单元的第二端与所述电流控制单元的控制端连接；优选地，所述第二驱动模块还包括第二补偿单元
、
第三初始化单元
、
第三发光控制单元和第四发光控制单元，其中，所述第二驱动单元包括第八晶体管，所述第二数据写入单元包括第九晶体管，所述第二补偿单元包括第十晶体管，所述第三初始化单元包括第十一晶体管，所述第三发光控制单元包括第十二晶体管，所述第四发光控制单元包括第十三晶体管，所述第二初始化单元包括第十四晶体管，所述第二存储单元包括第三电容，所述稳压单元包括第四电容；所述第九晶体管的栅极和所...

【专利技术属性】
技术研发人员：黄飞，
申请(专利权)人：成都辰显光电有限公司，
类型：发明
国别省市：