一种半导体外延的实现方法及半导体器件技术

本发明专利技术提供一种半导体外延的实现方法，包括：在半导体器件的栅极形成之前，刻蚀半导体衬底形成阵列排布的半导体岛状结构，且各所述半导体岛状结构至少上部之间通过至少一处连接结构相互连接，以减少后续外延工艺产生的缺陷；其中，所述刻蚀半导体衬底形成阵列排布的半导体岛状结构至少包括：对所述半导体衬底进行负角度刻蚀，形成第一沟槽；在所述第一沟槽表面形成保护介质层；继续刻蚀所述第一沟槽，形成所述半导体岛状结构和所述连接结构

【技术实现步骤摘要】
一种半导体外延的实现方法及半导体器件


[0001]本专利技术涉及半导体
，特别涉及一种半导体外延的实现方法及半导体器件
。

技术介绍

[0002]在半导体器件的形成过程中，往往需要对半导体衬底进行刻蚀
、
离子注入
、
外延等工艺
。
以图像传感器为例，图像传感器感光区的光电二极管用于将光信号转换为电信号，其中感光单元便可通过离子注入或外延等方式形成
。
但是，离子注入的方式随着像素尺寸不断降低，在工艺上存在一些缺陷，为了保证在非隔离区域对高能量
P
型掺杂离子的阻挡，所使用的抗蚀剂掩膜厚度也要增加
。
该掩膜在显影和离子注入等步骤中很容易发生倾斜，导致在后续工艺中像素区或者隔离区无法达到正常离子注入的效果，从而影响最终图像传感器的性能
。
另外，离子注入也有其他缺点，例如产生的缺陷过多
、
注入的掺杂离子分布不均匀等，而且离子注入需要结合高温退火工艺来修复缺陷，容易损伤已经形成的逻辑器件
。
[0003]一种图像传感器感光单元的新型工艺是通过深沟槽蚀刻和选择性外延来形成
PN
结或
PIN
结，如专利 CN204632760U
和 CN113224093A
都有提及
。
但是该方法也有一定的缺点
。
在外延生长时必须从深沟槽底部往上生长，否则容易发生晶格错位，同时用于隔离像素单元的深沟槽交叉处线宽较大（如图1所示，沟槽交叉处线宽
AC
的长度大于沟槽线宽
AB
），外延生长时容易形成空洞，并引起外延层界面处位错
。
此位错会进一步导致后续外延生长过程的缺陷，从而影响在该区域布置的器件的性能及良率
。
[0004]在此基础上，也有方法通过形成悬梁结构连接各像素单元的方式来改善外延的效果
。
在现有的悬梁结构方案中需要将连接部分的下方衬底通过各向同性刻蚀的方式联通，但同时也会导致像素区被侧向刻蚀和像素区柱体缩小，另外，侧向刻蚀的厚度增加也会导致聚合物残留加重，深沟槽中的聚合物去除困难，增加缺陷
。

技术实现思路

[0005]本专利技术的目的在于提供一种半导体外延的实现方法，具体地，该方法包括：在半导体器件的栅极形成之前，刻蚀半导体衬底形成阵列排布的半导体岛状结构，且各所述半导体岛状结构至少上部之间通过至少一处连接结构相互连接，以减少后续外延工艺产生的缺陷；其中，所述刻蚀半导体衬底形成阵列排布的半导体岛状结构至少包括：对所述半导体衬底进行负角度刻蚀，形成第一沟槽；在所述第一沟槽表面形成保护介质层；继续刻蚀所述第一沟槽，形成所述半导体岛状结构和所述连接结构
。
[0006]进一步地，在刻蚀所述半导体衬底的过程中，通过控制刻蚀的工艺条件，使所述连接结构底部悬空，形成悬梁连接结构
。
[0007]进一步地，所述形成悬梁连接结构包括：
继续刻蚀所述第一沟槽，形成所述半导体岛状结构和所述连接结构，所述连接结构之间形成互不连通的第二沟槽；通过侧向同性刻蚀，使所述连接结构两侧的所述第二沟槽宽度增大并连通，形成所述悬梁连接结构
。
[0008]进一步地，在所述对所述半导体衬底进行负角度刻蚀，形成第一沟槽时，相邻的所述连接结构之间的距离大于相邻的所述半导体岛状结构之间的距离，所述第一沟槽的长度方向对应于所述连接结构，宽度方向对应于所述半导体岛状结构
。
[0009]进一步地，在所述对所述半导体衬底进行负角度刻蚀，形成第一沟槽时，在所述第一沟槽长度方向的刻蚀角度比在所述半导体岛状结构处在第一沟槽宽度方向的刻蚀角度更负
。
[0010]进一步地，所述方法还包括：通过外延工艺，在所述半导体岛状结构表面形成第一外延层；在所述第一外延层表面形成介质层；去除所述半导体岛状结构之间所述第一沟槽开口处的所述介质层；通过外延工艺于所述开口处形成第二外延层，将所述开口封闭
。
[0011]进一步地，所述介质层包括一种或多种子介质层的组合
。
[0012]进一步地，所述介质层包括第一子介质层和第二子介质层
。
[0013]进一步地，所述第一子介质层为氧化硅；所述第二子介质层为氮化硅或氮氧化硅
。
[0014]进一步地，所述第二子介质层为氮化硅，通过调整所述氮化硅生长工艺，使所述氮化硅带负电荷，对所述半导体岛状结构之间所述第一沟槽的侧壁产生钉扎
。
[0015]进一步地，所述介质层作为半导体衬底背面减薄工艺的停止层
。
[0016]进一步地，所述半导体岛状结构为多边形
。
[0017]进一步地，各所述半导体岛状结构至少上部之间通过位于所述多边形角处的连接结构相互连接，以减少后续外延工艺产生的缺陷
。
[0018]进一步地，所述半导体岛状结构为四边形，各所述半导体岛状结构至少上部之间通过位于所述四边形四角处的连接结构相互连接，以减少后续外延工艺产生的缺陷
。
[0019]进一步地，所述半导体外延的实现方法用于形成图像传感器，所述半导体岛状结构用于形成像素单元
。
[0020]进一步地，所述第一外延层中至少包括与所述半导体岛状结构掺杂离子类型相反的子外延层，以形成所述像素单元的
PN
结结构
。
[0021]进一步地，所述形成第一外延层包括：在所述半导体岛状结构侧壁表面外延低掺杂或本征半导体，形成所述第一外延层的第一子外延层；在所述第一子外延层表面外延形成与所述半导体岛状结构掺杂离子类型相反的第二子外延层，以形成所述像素单元的
PN
结结构
。
[0022]进一步地，所述在所述半导体岛状结构侧壁表面进行外延形成第一外延层包括：在所述半导体岛状结构侧壁表面外延第一掺杂类型的半导体材料，形成所述第一外延层的第三子外延层；刻蚀去除所述半导体岛状结构之间的所述第一沟槽底面的所述第三子外延层并
刻蚀加深所述第一沟槽的深度；在所述第三子外延层表面外延低掺杂或本征半导体，形成第四子外延层；在所述第四子外延层表面外延与所述第一掺杂类型相反的半导体材料，形成第五子外延层，以形成所述像素单元的
PN
结结构
。
[0023]进一步地，对所述连接结构两侧的沟槽进行后处理，使所述悬梁连接结构底部平滑
。
[0024]进一步地，所述半导体岛状结构为四边形时，所述连接结构为
X
形或四角相连的环状结构
。
[0025]本专利技术还提供了一种半导体器件，在形成过程中采用如前述的半导体外延的实现方法
。
[0026]本专利技术通过上述方案，采用负角度刻蚀，使得第一次刻蚀悬梁的负角度大于像素区柱体...

【技术保护点】

【技术特征摘要】
1.
一种半导体外延的实现方法，其特征在于，包括：在半导体器件的栅极形成之前，刻蚀半导体衬底形成阵列排布的半导体岛状结构，且各所述半导体岛状结构至少上部之间通过至少一处连接结构相互连接，以减少后续外延工艺产生的缺陷；其中，所述刻蚀半导体衬底形成阵列排布的半导体岛状结构至少包括：对所述半导体衬底进行负角度刻蚀，形成第一沟槽；在所述第一沟槽表面形成保护介质层；继续刻蚀所述第一沟槽，形成所述半导体岛状结构和所述连接结构
。2.
如权利要求1所述的半导体外延的实现方法，其特征在于，在所述继续刻蚀所述第一沟槽，形成所述半导体岛状结构和所述连接结构的过程中，通过控制刻蚀的工艺条件，使所述连接结构底部悬空，形成悬梁连接结构
。3.
如权利要求2所述的半导体外延的实现方法，其特征在于，所述形成悬梁连接结构包括：继续刻蚀所述第一沟槽，形成所述半导体岛状结构和所述连接结构，所述连接结构之间形成互不连通的第二沟槽；通过侧向同性刻蚀，使所述连接结构两侧的所述第二沟槽宽度增大并连通，形成所述悬梁连接结构
。4.
如权利要求1所述的半导体外延的实现方法，其特征在于，在所述对所述半导体衬底进行负角度刻蚀，形成第一沟槽时，相邻的所述连接结构之间的距离大于相邻的所述半导体岛状结构之间的距离，所述第一沟槽的长度方向对应于所述连接结构，宽度方向对应于所述半导体岛状结构
。5.
如权利要求1所述的半导体外延的实现方法，其特征在于，在所述对所述半导体衬底进行负角度刻蚀，形成第一沟槽时，在所述第一沟槽长度方向的刻蚀角度比在所述半导体岛状结构处在第一沟槽宽度方向的刻蚀角度更负
。6.
如权利要求1所述的半导体外延的实现方法，其特征在于，所述方法还包括：通过外延工艺，在所述半导体岛状结构表面形成第一外延层；在所述第一外延层表面形成介质层；去除所述半导体岛状结构之间所述第一沟槽开口处的所述介质层；通过外延工艺于所述开口处形成第二外延层，将所述开口封闭
。7.
如权利要求6所述的半导体外延的实现方法，其特征在于，所述介质层包括一种或多种子介质层的组合
。8.
如权利要求7所述的半导体外延的实现方法，其特征在于，所述介质层包括第一子介质层和第二子介质层
。9.
如权利要求8所述的半导体外延的实现方法，其特征在于，所述第一子介质层为氧化硅；所述第二子介质层为氮化硅或氮氧化硅
。10.
如权利要求8所述的图像传感器的形成方法，所述第二子介质层为氮化硅，其特征在于，通过调整所述氮化硅生长工艺，使所述氮化硅带负电荷，对所述半导体岛状结构之间所述第一沟槽的侧壁产生钉扎
。11.
如权利要求6所述的半导体外延的实现方法，其特征在于，所述介质层作为半导体<...

【专利技术属性】
技术研发人员：杨瑞坤，
申请(专利权)人：格科微电子上海有限公司，
类型：发明
国别省市：