改善多晶硅栅极层刻蚀中硬掩膜层剥落的方法技术

本发明专利技术提供一种改善多晶硅栅极层刻蚀中硬掩膜层剥落的方法，提供一衬底，衬底包含存储区和外围逻辑区，存储区和外围逻辑区上均形成有栅氧化层，存储区结构的栅氧化层上形成有自下而上依次层叠的浮栅

【技术实现步骤摘要】
改善多晶硅栅极层刻蚀中硬掩膜层剥落的方法


[0001]本专利技术涉及半导体
，特别是涉及一种改善多晶硅栅极层刻蚀中硬掩膜层剥落的方法
。

技术介绍

[0002]90
纳米技术节点的嵌入式闪存和
55
纳米技术节点的嵌入式闪存工艺中的多晶硅栅极层硬掩膜采用氧化物，刻蚀后可以用
HF
去除
。
[0003]40
纳米技术节点的嵌入式闪存工艺中的多晶硅栅极层硬掩膜为
APF(
先进薄膜
)+Darc(
介电抗反射涂层
)
，刻蚀后
Cell(
单元
)
侧墙会存在
Darc
剥落，原因如下：
[0004]刻蚀多晶硅栅极层，需要用无氮的
Darc
定义
APF
尺寸，
APF
定义多晶硅栅极层尺寸
。
[0005]参考
90
纳米技术节点的嵌入式闪存和
55
纳米技术节点的嵌入式本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种改善多晶硅栅极层刻蚀中硬掩膜层剥落的方法，其特征在于，至少包括：步骤一
、
提供一衬底，所述衬底包含存储区和外围逻辑区，所述存储区和外围逻辑区上均形成有栅氧化层，所述存储区结构的所述栅氧化层上形成有自下而上依次层叠的浮栅
、
极间介质层
、
控制栅
、
第一硬掩膜层；在所述存储区上形成第一侧墙结构
、
第二侧墙结构
、
隧穿氧化层
、
选择栅和选择栅氧化层和第二硬掩膜层，其中，所述第一侧墙结构位于所述第一硬掩膜层中；所述第二侧墙结构位于所述控制栅和所述极间介质层中且覆盖所述第一侧墙结构的部分侧面；所述隧穿氧化层位于所述浮栅和所述栅氧化层中且覆盖所述第二侧墙结构和所述第一侧墙结构的剩余侧面，所述隧穿氧化层呈
U
型；所述选择栅填充所述隧穿氧化层内侧构成的
U
型空间；所述选择栅氧化层覆盖所述选择栅的表面；所述第一硬掩膜层的顶端与所述选择栅氧化层的顶端相平齐；所述第二硬掩膜层位于所述选择栅氧化层
、
所述第一硬掩膜层上；步骤二
、
在所述存储区和所述外围逻辑区上形成多晶硅栅极层；步骤三
、
利用光刻
、
刻蚀图形化所述多晶硅栅极层，以形成位于所述外围逻辑区上的栅极结构；步骤四
、
在所述存储区和所述外围逻辑区上形成侧墙材料层，在所述侧墙材料层上形成保护层，在所述保护层上形成第二光刻胶层，利用光刻打开所述存储区上的所述第二光刻胶层，刻蚀位于所述存储区上的所述保护层
、
侧墙材料层和所述多晶硅栅极层，之后去除所述第二光刻胶层；步骤五
、
利用所述第一
、
二硬掩膜层相对与所述保护层高选择比的刻蚀工艺去除所述存储区上的所述第一
、
二硬掩膜层；步骤六
、
去除所述保护层，形成覆盖所述存储区和所述外围逻辑区的第三光刻胶层，光刻打开所述存储区上的所述第三光刻胶层，之后刻蚀去除所述第一侧墙两侧外的所述控制栅
、
所述极间介质层
、
所述浮栅，去除所述第三光刻胶层；步骤七
、
回刻蚀所述侧墙材料层形成位于所述栅极结构侧壁的侧墙
。2.
根据权利要求1所述的改善多晶硅栅极层刻蚀中硬掩膜层剥落的方法，其特征在于：步骤一中的所述衬底包括块状半导体衬底或绝缘体上硅
(SOI)
衬底
。3.
根据权利要求1所述的改善多晶硅栅极层刻蚀中硬掩膜层剥落的方法，其特征在于：步骤一中的所述第一侧墙结构的材料为二氧化硅
。4.
根据权利要求1所述的改善多晶硅栅极层刻蚀中硬掩膜层剥落的方法，其特征在于：步骤一中的所述第二侧墙结构的材料为二氧化硅
。5.
根据权利要求1所述的改善多晶硅栅极层刻蚀中硬掩膜层剥落的方法，其特征在于：步骤一中的所述极间介质层的材料为
ONO
层，所述
ONO
层由自下而上依次堆叠的第一氧化层
、
氮化层
、
第二氧化层组成
。6.
根据权利要求1所述的改善多晶硅栅极层刻蚀中硬掩膜层剥落的方法，其特征在于：步骤一中的所述第一硬掩膜层的材料为氮化硅

【专利技术属性】
技术研发人员：李同奎，李冰寒，高超，夏鹏，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：