一种三层并联的增强型制造技术

一种三层并联的增强型

【技术实现步骤摘要】
一种三层并联的增强型GaN
‑
HFET及其制备方法


[0001]本专利技术涉及半导体
，尤其涉及一种三层并联的增强型
GaN
‑
HFET
及其制备方法
。

技术介绍

[0002]氮化镓（
GaN
）是一种宽禁带半导体，第三代半导体的典型代表
。GaN 击穿电场是硅的
11
倍，禁带宽度是硅的
3.1
倍，氮化镓异质结电子迁移率是硅的
1.4
倍，电子饱和漂移速度是硅的
2.7
倍
。
因此氮化镓材料具有耐高温
、
耐高压
、
高频的特点
。
与第一代半导体硅基的器件相比，
GaN
器件具有更高耐压
、
更快开关频率
、
更小导通电阻等特性，在功率电子器件领域得到广泛应用
。
[0003]氮化镓材料的生长分为体晶材料的生长和晶体薄膜材料的外延生长r/>。
体本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种三层并联的增强型
GaN
‑
HFET
制备方法，其特征在于，包括以下步骤：
S100
，选取硅衬底并进行
P
型掺杂；
S200
，硅衬底上异质外延生长渐变的
AlGaN
过渡层；按生长先后顺序为第一过渡层材料
Al
0.8
Ga
0.2
N
，第二过渡层材料
Al
0.5
Ga
0.5
N
和第三过渡层材料
Al
0.2
Ga
0.8
N
；
S300
，在第三过渡层材料
Al0.2Ga0.8N
上异质外延生长
GaN
高阻层；
S400
，在
GaN
高阻层上生长
GaN
沟道层；
S500
，在
GaN
沟道层上生长
AlGaN
势垒层；
S600
，在
AlGaN
势垒层上沉积
P
型
GaN
帽层；
S700
，将器件终端区域用高能
F
离子注入；破坏终端处
P
‑
GaN
层
、AlGaN
势垒层，
GaN
沟道层和
GaN
高阻层晶格原子，使终端与源区隔离开；
S800
，源
、
漏极区域制备欧姆金属；
S900
，栅极区域制备肖特基金属；
S1000
，将栅极区域的
P
‑
Gan
保护，源区其余部分的
P
‑
Gan
均注入
H
离子钝化；
S1100
，沉积氮化硅保护层，并做平坦化处理；
S1200
，依次重复步骤
S300~S1000
，制作第二层结构；
S1300
，栅
、
源
、
漏极同步在终端位置刻蚀出方形通孔，在刻蚀后的通孔中填充金属，做第一段金属通孔，然后作平坦化处理；
S1400
，沉积氮化硅保护层，并做平坦化处理；
S1500
，重复步骤
S1200
步做第三层结构；
S1600
，栅
、
源
、
漏极同步在终端位置刻蚀出通孔，在通孔中填充金属，做第二段金属通孔，然后作平坦化处理；
S1700
，沉积氮化硅保护层，并做平坦化处理；
S1800
，沉积
PI
胶钝化层
。2.
根据权利要求1所述的一种三层并联的增强型
GaN
‑
HFET
制备方法，其特征在于，步骤
S100
中，选取厚度为
1mm
的单晶硅衬底，并进行硼扩散，电阻率达到1Ω
*cm
，使单晶硅变成
P
型的硅衬底
。3.
根据权利要求1所述的一种三层并联的增强型
GaN
‑
HFET
制备方法，其特征在于，步骤
S200
中，所述第一过渡层的厚度为
0.4um
，
ALN
含量为
80

【专利技术属性】
技术研发人员：傅信强，周理明，王毅，
申请(专利权)人：扬州扬杰电子科技股份有限公司，
类型：发明
国别省市：